MEMORY INDUSTRY INTELLIGENCE
“AI의 빠른 성장 뒤에는 메모리가 있다” — SK하이닉스, TSMC OIP 컨퍼런스에서 차세대 메모리 포트폴리오 공개 | SK하이닉스 뉴스룸
한국어 번역·요약·분석
원문 제목: “Behind AI’s Rapid Growth Lies Memory” — SK hynix Shares Its Next-Generation Memory Portfolio at the TSMC OIP Conference | SK hynix Newsroom
핵심 요약
SK하이닉스는 23일(현지시간) 미국 캘리포니아주 산타클라라에서 열린 TSMC 오픈 이노베이션 플랫폼(OIP) 컨퍼런스에서 차세대 메모리 포트폴리오와 개발 전략을 공유하고, 2년 연속 ‘올해의 파트너상’을 수상하며 TSMC와의 파트너십을 재확인했다. 전시는 HBM과 AI 최적화 메모리·스토리지 두 축으로 구성됐으며, 엔비디아 슈퍼칩 ‘베라 루빈’에 탑재된 12단 36GB HBM4와 96GB SOCAMM2, 12단 48GB HBM4E, 16단 48GB HBM4, 12단 36GB HBM3E, 192GB SOCAMM2, 256GB 3DS RDIMM, 128GB MRDIMM, 64GB RDIMM(1c 공정), PEB210 E1.S, PS1101 E3.S, PEB210 M.2 등이 소개됐다. SK하이닉스는 TSMC CoWoS 기반 HBM5 검증 협력으로 ‘3DFabric-HBM 통합’ 부문에서 2년 연속 수상했다. 발표 세션에서 SK하이닉스는 PCIe 기반 eSSD 시장이 2026년 509EB에서 2030년 1,933EB로 약 3.8배 성장할 것으로 전망하고, 6·7세대 PCIe용 차세대 SSD 솔루션을 칩렛 기반으로 준비 중이라고 밝혔다. HBF는 HBM과 SSD 사이의 차세대 낸드 기반 메모리 계층으로 소개됐다.
메모리 산업 영향 분석
이 문서는 SK하이닉스가 TSMC OIP 컨퍼런스에서 차세대 메모리 포트폴리오를 전시하고, TSMC CoWoS 기반 HBM5 검증 협력으로 2년 연속 파트너상을 수상했다는 내용을 담고 있다. 메모리 산업 관점에서 직접적인 영향은 HBM4·HBM4E·HBM3E 등 HBM 라인업의 구체적 사양(12단 36GB, 16단 48GB, 12단 48GB)과 엔비디아 베라 루빈 탑재 사실, SOCAMM2 96GB·192GB, 서버 DRAM 256GB 3DS RDIMM·128GB MRDIMM·64GB 1c RDIMM, eSSD PEB210 E1.S·PS1101 E3.S·PEB210 M.2 등 제품군 공개다. 이는 HBM과 서버 DRAM, eSSD의 수요 확대와 기술 계층 이동(HBM→HBF, PCIe 기반 eSSD) 가능성을 시사한다. 다만 문서에는 구체적 출하량, 매출, 가격, 고객 확정 주문 등 정량적 지표가 없어 실제 수요 효과는 미확인이다. eSSD 시장 전망(2026년 509EB→2030년 1,933EB, 약 3.8배)은 SK하이닉스 발표자의 전망치로, 독립 검증이 필요하다. HBF는 차세대 메모리 계층으로 소개됐으나 상용화 시점·고객·매출은 언급되지 않았다. SOCAMM2는 서버용 LPDDR 기반 모듈로, 모바일 LPDDR 수요와 혼동해서는 안 된다. NAND와 eSSD는 별개 제품군으로 합산하지 않았다. 패키징·장비 세대 변경(CoWoS, 칩렛, UCIe)은 데이터/워크로드 위치 이동이 아니므로 계층 이동으로 해석하지 않았다.
한국어 번역 읽기
수집된 원문 v1의 전체 본문 기준 · 10861자
지난 23일(현지시간) 미국 캘리포니아주 산타클라라에서 열린 TSMC 오픈 이노베이션 플랫폼(OIP) 컨퍼런스에서 SK하이닉스는 차세대 메모리 포트폴리오와 개발 전략을 공유하고, 2년 연속 ‘올해의 파트너상(Partner of the Year Award)’을 수상하며 TSMC와의 견고한 파트너십을 재확인했다.
OIP는 TSMC가 반도체 생태계를 구성하는 기업들과 기술을 개발하고 협력하기 위해 운영하는 개방형 혁신 플랫폼이다. TSMC는 매년 하반기 OIP 회원사와 주요 고객을 전 세계에서 열리는 생태계 포럼에 초청해 활발한 기술 교류를 촉진한다. SK하이닉스는 2024년부터 OIP 포럼에 참여해 TSMC와의 전략적 파트너십을 통해 발전시켜 온 AI 메모리 기술 역량을 소개해 왔다.
▲ 방문객들이 SK하이닉스 전시 부스를 둘러보고 있다
오늘날 AI 반도체 생태계에서는 기업 간 협력이 그 어느 때보다 긴밀해졌다. 설계와 제조, 메모리와 로직이 각자의 영역 안에서 최적화되던 시대는 지나가고, 기업들이 초기 단계부터 함께 설계하고 검증하는 접근 방식으로 전환됐다. 이러한 변화 속에서 열린 올해 TSMC OIP 컨퍼런스는 최신 기술 개발 동향을 살펴보고 새로운 협력 기회를 모색할 수 있는 자리를 제공했다. SK하이닉스는 자사의 기술 역량과 제품 라인업을 선보이는 동시에 TSMC 및 기타 주요 파트너와의 협력 관계를 더욱 구체화하고 확장하는 데 초점을 맞췄다.
▲ AI 시대 메모리의 중요성을 강조하는 메시지를 담은 SK하이닉스 부스 디자인
SK하이닉스는 이번 전시의 슬로건으로 “규모의 지능을 뒷받침하는 메모리(The Memory behind the Intelligence at Scale)”를 제시했다. 이 메시지는 AI 기술이 발전하고 적용 분야가 빠르게 확장되는 산업 전반의 추세를 담으면서, 이러한 성장을 지속하려면 메모리 기술의 지원이 필수적이라는 점을 강조했다. 이 메시지는 전시 구성에도 반영돼, AI 연산과 데이터 저장을 지원하는 HBM*부터 서버 DRAM, eSSD에 이르기까지 다양한 계층의 메모리 솔루션을 선보였다.
* HBM(High Bandwidth Memory): 여러 개의 DRAM 칩을 수직으로 연결해 용량을 늘리고 데이터 처리 속도를 획기적으로 높인 고부가가치·고성능 제품. HBM은 1세대(HBM), 2세대(HBM2), 3세대(HBM2E), 4세대(HBM3), 5세대(HBM3E), 6세대(HBM4) 순으로 개발됐다
▲ SK하이닉스의 12단 36GB HBM4와 96GB SOCAMM2가 탑재된 엔비디아 슈퍼칩 ‘베라 루빈’
제품 전시는 HBM과 AI 최적화 메모리·스토리지의 두 개 주요 전시대로 구성됐다. 부스에 들어서자마자 오른쪽에 보이는 HBM 전시대에는 엔비디아 슈퍼칩 ‘베라 루빈’이 SK하이닉스의 12단 36GB HBM4와 96GB SOCAMM2*가 탑재된 모습으로 전시돼 방문객들이 자세히 살펴볼 수 있었다. 그 옆에는 베라 루빈 내 SK하이닉스 제품의 역할을 설명하는 텍스트가 함께 배치돼 방문객들의 이해를 도왔다.
* SOCAMM2(Small Outline Compression Attached Memory Module2): 저전력 DRAM 기반의 AI 서버 전용 메모리 모듈
실제로 12단 36GB HBM4는 루빈 GPU 코어 주변에 직접 통합돼 복잡한 행렬 연산에서 발생하는 데이터 전송 지연을 해결하는 고대역폭 데이터 경로 역할을 한다. 한편 SOCAMM2는 베라 CPU의 메인 시스템 메모리로 동작하며, AI 에이전트가 긴 대화의 맥락을 즉시 응답에 반영할 수 있도록 복잡한 연산 과정과 그에 따른 데이터 이동을 지원한다.
▲ 이번 전시에 소개된 SK하이닉스의 주요 HBM 라인업과 192GB SOCAMM2
슈퍼칩 주변에는 주요 HBM 제품인 12단 48GB HBM4E, 16단 48GB HBM4, 12단 36GB HBM3E가 실제 192GB SOCAMM2와 나란히 배치됐다. 이미 AI 가속기에 탑재된 제품과 그 옆에 전시된 차세대 라인업을 비교함으로써 방문객들은 AI 기술의 발전과 함께 꾸준히 진화해 온 SK하이닉스의 HBM 역량을 직접 확인할 수 있었다.
▲ 이번 전시에 소개된 SK하이닉스의 차세대 서버 DRAM 라인업
부스 왼쪽에는 방문객들이 차세대 서버 DRAM과 SSD 라인업을 한자리에서 볼 수 있도록 전시대가 마련됐다. 서버 DRAM 라인업에는 AI 워크로드에 맞춰 업계 최대 용량을 구현한 ‘256GB 3DS* RDIMM*’과 고대역폭 ‘128GB MRDIMM*’, 세계 최초로 10나노미터(nm)급 6세대(1c)* 공정을 적용한 ‘64GB RDIMM’이 포함됐다.
* 3DS(3D Stacked Memory): TSV(Through-Silicon Via)를 사용해 두 개 이상의 DRAM 칩을 연결한 고성능 메모리
* RDIMM(Registered Dual In-line Memory Module): 여러 개의 DRAM 칩으로 구성된 서버 메모리 모듈
* MRDIMM(Multiplexed Rank Dual In-line Memory Module): 모듈의 기본 동작 단위인 두 개의 랭크를 동시에 운영해 속도를 크게 향상시킨 제품
* 10나노미터(nm)급 공정 기술은 1x, 1y, 1z, 1a, 1b, 1c(6세대) 세대 순으로 발전해 왔다
▲ 이번 전시에 소개된 SK하이닉스의 SSD 라인업
SSD 전시대에는 다양한 폼팩터와 사용 환경을 아우르는 라인업인 PEB210 E1.S, PS1101 E3.S, PEB210 M.2가 전시돼 폭넓은 고객 요구에 대응하는 SK하이닉스의 스토리지 솔루션 역량을 보여줬다. 직접 액체 냉각(Direct Liquid Cooling, DLC)을 지원하는 ‘PEB210 E1.S’는 데이터센터를 운영하는 고객들의 큰 관심을 끌었고, SK하이닉스 최초의 QLC* 기반 eSSD인 ‘PS1101 E3.S’는 엔터프라이즈 고객들의 꾸준한 문의를 받았다.
* QLC: 낸드는 셀당 저장 가능한 비트 수에 따라 SLC(Single Level Cell, 1비트), MLC(Multi Level Cell, 2비트), TLC(Triple Level Cell, 3비트), QLC(Quadruple Level Cell, 4비트)로 분류된다. 저장하는 정보량이 많을수록 같은 면적에 더 많은 데이터를 담을 수 있다
▲ SK하이닉스 부스에서 제품 상세 정보를 문의하는 방문객
전시 내내 SK하이닉스 부스에는 AI 인프라의 핵심 축을 이루는 AI 메모리 솔루션을 자세히 살펴보려는 업계 전문가들의 발길이 끊이지 않았다. 또한 SK하이닉스의 개발 계획과 현재 기술 역량을 검토하고 이를 바탕으로 새로운 협력을 제안하기 위한 기업 관계자들의 방문도 계속됐다.
▲ (왼쪽부터) 박진우 팀장(PKG Product TE)과 이재식 부사장(Advanced PKG Research 총괄)이 TSMC OIP 컨퍼런스에서 SK하이닉스를 대표해 올해의 파트너상을 수상하고 있다
이번 포럼에서 SK하이닉스는 ‘3DFabric-HBM 통합’ 부문에서 올해의 파트너상 수상 기업으로 선정됐다. 이는 지난해에 이어 2년 연속 수상으로, 이번에는 TSMC의 CoWoS*를 기반으로 HBM5를 검증해 차세대 AI 시스템을 발전시킨 협력을 인정받은 것이다.
* CoWoS(Chip on Wafer on Substrate): TSMC의 2.5D 첨단 패키징 기술로, HBM과 GPU 등 여러 칩을 단일 기판에 통합해 고성능 AI 가속기를 구축하는 데 사용된다
HBM이 세대를 거듭하며 적층 수와 대역폭을 높여감에 따라, 이러한 성능 향상을 실제로 구현하려면 이를 실제 AI 가속기에 통합하는 첨단 패키징 기술과의 긴밀한 조율이 필요하다. 바로 이 지점에서 SK하이닉스의 패키지 개발 조직과 TSMC가 초기 단계부터 함께 검증을 수행해 차세대 AI 시스템의 기반을 마련했으며, 이러한 협력 관계가 이번 수상으로 이어졌다.
▲ PCIe 설계 담당 박대식 수석 엔지니어가 발표를 진행하고 있다
발표 세션에서는 PCIe 설계 담당 박대식 수석 엔지니어가 캐던스와의 공동 발표에서 두 번째 발표자로 나서 “HPC/AI 스토리지를 위한 PCI Express 솔루션”을 주제로 변화하는 시장 동향과 SK하이닉스의 대응을 공유하고, 이를 해결하기 위해 개발 중인 AI 메모리 기술을 소개했다.
박 수석은 먼저 PCIe* 분야에서 진행 중인 기술적 변화를 설명했다. “4세대 이후로 2~3년마다 새로운 세대가 등장해 대역폭이 매번 두 배로 늘어났고, 특히 6세대부터는 전력 최적화와 설계·공정 간 협력이 더욱 중요해졌다”고 그는 설명했다. “HBM과 HBF*를 포함한 새로운 메모리 계층이 AI와 GPU 성능을 향상시키기 위해 형성되면서, PCIe는 이러한 계층을 GPU, CPU, 네트워크에 연결하는 핵심 인터페이스로 부상했다.”
* PCIe(Peripheral Component Interconnect Express): 디지털 기기 메인보드에 사용되는 고속 직렬 입출력 인터페이스
* HBF(High Bandwidth Flash): HBM과 SSD 사이의 새로운 메모리 계층으로 논의되는 차세대 낸드 기반 메모리 기술. HBM처럼 베이스 다이에 로직 공정을 적용해 HBM보다 훨씬 큰 용량을 제공하면서도 이에 준하는 대역폭과 비용 효율을 확보한다
그는 또한 시장 전망과 SK하이닉스의 대응도 공유했다. “AI 인프라가 확장됨에 따라 PCIe 기반 eSSD 시장은 2026년 509EB*에서 2030년 1,933EB로 약 3.8배 성장할 것으로 예상된다”고 박 수석은 말했다. “고용량, 고밀도, 냉각 효율에 대한 수요가 커지면서 E1.S와 E3 폼팩터에 대한 수요도 빠르게 증가할 것”이라고 덧붙였다. 그는 이어 “SK하이닉스는 3세대 PCIe부터 TSMC 공정을 활용한 다양한 SSD 컨트롤러를 개발해 왔으며, 6세대와 7세대를 위해 칩렛* 기반의 차세대 SSD 솔루션을 준비하고 있다. 이 설계는 기존 단일 칩 컨트롤러를 UCIe*로 연결된 칩렛* 단위로 분리하는 것으로, 개발 기간 단축, 기능별 독립적 세대 전환, 용량 확장, 전력 최적화를 가능하게 할 것으로 기대된다”고 말했다.
* EB(Exabyte): 데이터 용량 단위로, 1EB(엑사바이트)는 100만 TB(테라바이트)와 같다
* Chiplet: 하나의 큰 칩을 기능별로 여러 개의 작은 칩으로 나눈 뒤 단일 패키지 내에서 연결하는 기술. 각 기능을 독립적으로 개발·결합할 수 있어 개발 시간을 단축하고 설계 유연성을 높인다
* UCIe(Universal Chiplet Interconnect Express): 단일 패키지 내 서로 다른 칩렛을 연결하기 위한 개방형 표준 인터페이스
SK하이닉스는 “이번 OIP 컨퍼런스에서 2년 연속 올해의 파트너상을 수상함으로써 TSMC와 구축해 온 협력의 성과를 다시 한번 확인했다”고 밝혔다. 이어 “AI 시대가 요구하는 메모리 솔루션을 만들기 위해 다양한 파트너와 계속 긴밀히 협력해 나갈 것”이라고 덧붙였다.
OIP는 TSMC가 반도체 생태계를 구성하는 기업들과 기술을 개발하고 협력하기 위해 운영하는 개방형 혁신 플랫폼이다. TSMC는 매년 하반기 OIP 회원사와 주요 고객을 전 세계에서 열리는 생태계 포럼에 초청해 활발한 기술 교류를 촉진한다. SK하이닉스는 2024년부터 OIP 포럼에 참여해 TSMC와의 전략적 파트너십을 통해 발전시켜 온 AI 메모리 기술 역량을 소개해 왔다.
▲ 방문객들이 SK하이닉스 전시 부스를 둘러보고 있다
오늘날 AI 반도체 생태계에서는 기업 간 협력이 그 어느 때보다 긴밀해졌다. 설계와 제조, 메모리와 로직이 각자의 영역 안에서 최적화되던 시대는 지나가고, 기업들이 초기 단계부터 함께 설계하고 검증하는 접근 방식으로 전환됐다. 이러한 변화 속에서 열린 올해 TSMC OIP 컨퍼런스는 최신 기술 개발 동향을 살펴보고 새로운 협력 기회를 모색할 수 있는 자리를 제공했다. SK하이닉스는 자사의 기술 역량과 제품 라인업을 선보이는 동시에 TSMC 및 기타 주요 파트너와의 협력 관계를 더욱 구체화하고 확장하는 데 초점을 맞췄다.
▲ AI 시대 메모리의 중요성을 강조하는 메시지를 담은 SK하이닉스 부스 디자인
SK하이닉스는 이번 전시의 슬로건으로 “규모의 지능을 뒷받침하는 메모리(The Memory behind the Intelligence at Scale)”를 제시했다. 이 메시지는 AI 기술이 발전하고 적용 분야가 빠르게 확장되는 산업 전반의 추세를 담으면서, 이러한 성장을 지속하려면 메모리 기술의 지원이 필수적이라는 점을 강조했다. 이 메시지는 전시 구성에도 반영돼, AI 연산과 데이터 저장을 지원하는 HBM*부터 서버 DRAM, eSSD에 이르기까지 다양한 계층의 메모리 솔루션을 선보였다.
* HBM(High Bandwidth Memory): 여러 개의 DRAM 칩을 수직으로 연결해 용량을 늘리고 데이터 처리 속도를 획기적으로 높인 고부가가치·고성능 제품. HBM은 1세대(HBM), 2세대(HBM2), 3세대(HBM2E), 4세대(HBM3), 5세대(HBM3E), 6세대(HBM4) 순으로 개발됐다
▲ SK하이닉스의 12단 36GB HBM4와 96GB SOCAMM2가 탑재된 엔비디아 슈퍼칩 ‘베라 루빈’
제품 전시는 HBM과 AI 최적화 메모리·스토리지의 두 개 주요 전시대로 구성됐다. 부스에 들어서자마자 오른쪽에 보이는 HBM 전시대에는 엔비디아 슈퍼칩 ‘베라 루빈’이 SK하이닉스의 12단 36GB HBM4와 96GB SOCAMM2*가 탑재된 모습으로 전시돼 방문객들이 자세히 살펴볼 수 있었다. 그 옆에는 베라 루빈 내 SK하이닉스 제품의 역할을 설명하는 텍스트가 함께 배치돼 방문객들의 이해를 도왔다.
* SOCAMM2(Small Outline Compression Attached Memory Module2): 저전력 DRAM 기반의 AI 서버 전용 메모리 모듈
실제로 12단 36GB HBM4는 루빈 GPU 코어 주변에 직접 통합돼 복잡한 행렬 연산에서 발생하는 데이터 전송 지연을 해결하는 고대역폭 데이터 경로 역할을 한다. 한편 SOCAMM2는 베라 CPU의 메인 시스템 메모리로 동작하며, AI 에이전트가 긴 대화의 맥락을 즉시 응답에 반영할 수 있도록 복잡한 연산 과정과 그에 따른 데이터 이동을 지원한다.
▲ 이번 전시에 소개된 SK하이닉스의 주요 HBM 라인업과 192GB SOCAMM2
슈퍼칩 주변에는 주요 HBM 제품인 12단 48GB HBM4E, 16단 48GB HBM4, 12단 36GB HBM3E가 실제 192GB SOCAMM2와 나란히 배치됐다. 이미 AI 가속기에 탑재된 제품과 그 옆에 전시된 차세대 라인업을 비교함으로써 방문객들은 AI 기술의 발전과 함께 꾸준히 진화해 온 SK하이닉스의 HBM 역량을 직접 확인할 수 있었다.
▲ 이번 전시에 소개된 SK하이닉스의 차세대 서버 DRAM 라인업
부스 왼쪽에는 방문객들이 차세대 서버 DRAM과 SSD 라인업을 한자리에서 볼 수 있도록 전시대가 마련됐다. 서버 DRAM 라인업에는 AI 워크로드에 맞춰 업계 최대 용량을 구현한 ‘256GB 3DS* RDIMM*’과 고대역폭 ‘128GB MRDIMM*’, 세계 최초로 10나노미터(nm)급 6세대(1c)* 공정을 적용한 ‘64GB RDIMM’이 포함됐다.
* 3DS(3D Stacked Memory): TSV(Through-Silicon Via)를 사용해 두 개 이상의 DRAM 칩을 연결한 고성능 메모리
* RDIMM(Registered Dual In-line Memory Module): 여러 개의 DRAM 칩으로 구성된 서버 메모리 모듈
* MRDIMM(Multiplexed Rank Dual In-line Memory Module): 모듈의 기본 동작 단위인 두 개의 랭크를 동시에 운영해 속도를 크게 향상시킨 제품
* 10나노미터(nm)급 공정 기술은 1x, 1y, 1z, 1a, 1b, 1c(6세대) 세대 순으로 발전해 왔다
▲ 이번 전시에 소개된 SK하이닉스의 SSD 라인업
SSD 전시대에는 다양한 폼팩터와 사용 환경을 아우르는 라인업인 PEB210 E1.S, PS1101 E3.S, PEB210 M.2가 전시돼 폭넓은 고객 요구에 대응하는 SK하이닉스의 스토리지 솔루션 역량을 보여줬다. 직접 액체 냉각(Direct Liquid Cooling, DLC)을 지원하는 ‘PEB210 E1.S’는 데이터센터를 운영하는 고객들의 큰 관심을 끌었고, SK하이닉스 최초의 QLC* 기반 eSSD인 ‘PS1101 E3.S’는 엔터프라이즈 고객들의 꾸준한 문의를 받았다.
* QLC: 낸드는 셀당 저장 가능한 비트 수에 따라 SLC(Single Level Cell, 1비트), MLC(Multi Level Cell, 2비트), TLC(Triple Level Cell, 3비트), QLC(Quadruple Level Cell, 4비트)로 분류된다. 저장하는 정보량이 많을수록 같은 면적에 더 많은 데이터를 담을 수 있다
▲ SK하이닉스 부스에서 제품 상세 정보를 문의하는 방문객
전시 내내 SK하이닉스 부스에는 AI 인프라의 핵심 축을 이루는 AI 메모리 솔루션을 자세히 살펴보려는 업계 전문가들의 발길이 끊이지 않았다. 또한 SK하이닉스의 개발 계획과 현재 기술 역량을 검토하고 이를 바탕으로 새로운 협력을 제안하기 위한 기업 관계자들의 방문도 계속됐다.
▲ (왼쪽부터) 박진우 팀장(PKG Product TE)과 이재식 부사장(Advanced PKG Research 총괄)이 TSMC OIP 컨퍼런스에서 SK하이닉스를 대표해 올해의 파트너상을 수상하고 있다
이번 포럼에서 SK하이닉스는 ‘3DFabric-HBM 통합’ 부문에서 올해의 파트너상 수상 기업으로 선정됐다. 이는 지난해에 이어 2년 연속 수상으로, 이번에는 TSMC의 CoWoS*를 기반으로 HBM5를 검증해 차세대 AI 시스템을 발전시킨 협력을 인정받은 것이다.
* CoWoS(Chip on Wafer on Substrate): TSMC의 2.5D 첨단 패키징 기술로, HBM과 GPU 등 여러 칩을 단일 기판에 통합해 고성능 AI 가속기를 구축하는 데 사용된다
HBM이 세대를 거듭하며 적층 수와 대역폭을 높여감에 따라, 이러한 성능 향상을 실제로 구현하려면 이를 실제 AI 가속기에 통합하는 첨단 패키징 기술과의 긴밀한 조율이 필요하다. 바로 이 지점에서 SK하이닉스의 패키지 개발 조직과 TSMC가 초기 단계부터 함께 검증을 수행해 차세대 AI 시스템의 기반을 마련했으며, 이러한 협력 관계가 이번 수상으로 이어졌다.
▲ PCIe 설계 담당 박대식 수석 엔지니어가 발표를 진행하고 있다
발표 세션에서는 PCIe 설계 담당 박대식 수석 엔지니어가 캐던스와의 공동 발표에서 두 번째 발표자로 나서 “HPC/AI 스토리지를 위한 PCI Express 솔루션”을 주제로 변화하는 시장 동향과 SK하이닉스의 대응을 공유하고, 이를 해결하기 위해 개발 중인 AI 메모리 기술을 소개했다.
박 수석은 먼저 PCIe* 분야에서 진행 중인 기술적 변화를 설명했다. “4세대 이후로 2~3년마다 새로운 세대가 등장해 대역폭이 매번 두 배로 늘어났고, 특히 6세대부터는 전력 최적화와 설계·공정 간 협력이 더욱 중요해졌다”고 그는 설명했다. “HBM과 HBF*를 포함한 새로운 메모리 계층이 AI와 GPU 성능을 향상시키기 위해 형성되면서, PCIe는 이러한 계층을 GPU, CPU, 네트워크에 연결하는 핵심 인터페이스로 부상했다.”
* PCIe(Peripheral Component Interconnect Express): 디지털 기기 메인보드에 사용되는 고속 직렬 입출력 인터페이스
* HBF(High Bandwidth Flash): HBM과 SSD 사이의 새로운 메모리 계층으로 논의되는 차세대 낸드 기반 메모리 기술. HBM처럼 베이스 다이에 로직 공정을 적용해 HBM보다 훨씬 큰 용량을 제공하면서도 이에 준하는 대역폭과 비용 효율을 확보한다
그는 또한 시장 전망과 SK하이닉스의 대응도 공유했다. “AI 인프라가 확장됨에 따라 PCIe 기반 eSSD 시장은 2026년 509EB*에서 2030년 1,933EB로 약 3.8배 성장할 것으로 예상된다”고 박 수석은 말했다. “고용량, 고밀도, 냉각 효율에 대한 수요가 커지면서 E1.S와 E3 폼팩터에 대한 수요도 빠르게 증가할 것”이라고 덧붙였다. 그는 이어 “SK하이닉스는 3세대 PCIe부터 TSMC 공정을 활용한 다양한 SSD 컨트롤러를 개발해 왔으며, 6세대와 7세대를 위해 칩렛* 기반의 차세대 SSD 솔루션을 준비하고 있다. 이 설계는 기존 단일 칩 컨트롤러를 UCIe*로 연결된 칩렛* 단위로 분리하는 것으로, 개발 기간 단축, 기능별 독립적 세대 전환, 용량 확장, 전력 최적화를 가능하게 할 것으로 기대된다”고 말했다.
* EB(Exabyte): 데이터 용량 단위로, 1EB(엑사바이트)는 100만 TB(테라바이트)와 같다
* Chiplet: 하나의 큰 칩을 기능별로 여러 개의 작은 칩으로 나눈 뒤 단일 패키지 내에서 연결하는 기술. 각 기능을 독립적으로 개발·결합할 수 있어 개발 시간을 단축하고 설계 유연성을 높인다
* UCIe(Universal Chiplet Interconnect Express): 단일 패키지 내 서로 다른 칩렛을 연결하기 위한 개방형 표준 인터페이스
SK하이닉스는 “이번 OIP 컨퍼런스에서 2년 연속 올해의 파트너상을 수상함으로써 TSMC와 구축해 온 협력의 성과를 다시 한번 확인했다”고 밝혔다. 이어 “AI 시대가 요구하는 메모리 솔루션을 만들기 위해 다양한 파트너와 계속 긴밀히 협력해 나갈 것”이라고 덧붙였다.
브리프용 요약 초안
SK하이닉스가 TSMC OIP 컨퍼런스에서 HBM4·HBM4E·SOCAMM2·서버 DRAM·eSSD 등 차세대 메모리 포트폴리오를 공개하고, CoWoS 기반 HBM5 검증 협력으로 2년 연속 파트너상을 수상했다. eSSD 시장이 2026년 509EB에서 2030년 1,933EB로 약 3.8배 성장할 것이라는 전망과 칩렛 기반 차세대 SSD 개발 계획이 제시됐다. 구체적 출하량·매출·고객 확정 정보는 없어 실제 수요 효과는 미확인이다.
원문 텍스트
원문 열기 ↗At the TSMC Open Innovation Platform(OIP) Conference, held on the 23rd(local time) in Santa Clara, California, US, SK hynix shared its next-generation memory portfolio and development strategy, and reaffirmed its solid partnership with TSMC by receiving the Partner of the Year Award for the second consecutive year.
OIP is an open innovation platform operated by TSMC to develop technologies and collaborate with the companies that together make up the semiconductor ecosystem. Each year in the second half, TSMC invites OIP member companies and major customers to its ecosystem forums held around the world, fostering active technological exchange. SK hynix has taken part in the OIP Forums since 2024, introducing its evolving AI memory technology capabilities developed through its strategic partnership with TSMC.
▲ Visitors explore SK hynix’s exhibition booth
In today’s AI semiconductor ecosystem, collaboration between companies has grown closer than ever. The era in which design and manufacturing, memory and logic were each optimized within their own domains has given way to an approach in which companies design and validate together from the earliest stages. Held amid this shift, this year’s TSMC OIP Conference offered an opportunity to examine the latest technology development trends and explore new opportunities for collaboration. SK hynix, for its part, focused on showcasing its technological capabilities and product lineup while further defining and expanding its collaborative relationships with TSMC and other key partners.
▲ The SK hynix booth design, carrying a message that emphasizes the importance of memory in the AI era
SK hynix presented “The Memory behind the Intelligence at Scale” as the slogan for this exhibition. The message captured the industrywide trend in which AI technology is advancing and its fields of application are rapidly expanding, while emphasizing that sustaining this growth depends on the support of memory technology. This message was reflected in the exhibition’s composition as well, which presented a range of memory solutions across different layers — from HBM* to server DRAM and eSSD — that support AI computation and data storage.
* HBM(High Bandwidth Memory): A high-value, high-performance product that vertically connects multiple DRAM chips to increase capacity and dramatically enhance data processing speed. HBM has been developed in sequence: 1st generation(HBM), 2nd generation(HBM2), 3rd generation(HBM2E), 4th generation(HBM3), 5th generation(HBM3E), and 6th generation(HBM4)
▲ NVIDIA’s superchip “Vera Rubin,” equipped with SK hynix’s 12-layer 36GB HBM4 and 96GB SOCAMM2
The product exhibition was organized into two main display stands: HBM and AI-optimized Memory and Storage. On the HBM stand, which visitors encountered immediately to their right upon entering the booth, NVIDIA’s superchip “Vera Rubin” was displayed together with SK hynix’s 12-layer 36GB HBM4 and 96GB SOCAMM2* mounted on it, so visitors could examine them closely. Alongside it, explanatory text detailing the role of the SK hynix products within Vera Rubin helped deepen visitors’ understanding.
* SOCAMM2(Small Outline Compression Attached Memory Module2): A memory module specialized for AI servers, based on low-power DRAM
In practice, the 12-layer 36GB HBM4 is integrated directly around the Rubin GPU core, serving as a high-bandwidth data pathway that resolves the data transfer latency arising in complex matrix operations. SOCAMM2, meanwhile, operates as the main system memory for the Vera CPU, supporting the complex computational processes and the resulting data movement so that AI agents can immediately reflect the context of long conversations in their responses.
▲ SK hynix’s key HBM lineup and the 192GB SOCAMM2 featured in this exhibition
Around the superchip, key HBM products — the 12-layer 48GB HBM4E, the 16-layer 48GB HBM4, and the 12-layer 36GB HBM3E — were arranged side by side with an actual 192GB SOCAMM2 unit. By comparing the products already mounted in an AI accelerator with the next-generation lineup displayed beside them, visitors could see firsthand
SK hynix’s HBM capabilities, which have steadily evolved in step with the advancement of AI technology.
▲ SK hynix’s next-generation server DRAM lineup featured in this exhibition
On the left side of the booth, a display stand was arranged so visitors could view the next-generation server DRAM and SSD lineups in one place. The server DRAM lineup included the “256GB 3DS* RDIMM*,” which achieves the industry’s largest capacity tailored to AI workloads, along with the high-bandwidth “128GB MRDIMM*” and the “64GB RDIMM,” the world’s first to apply a 10-nanometer(nm) class sixth-generation(1c)* process.
* 3DS(3D Stacked Memory): High-performance memory that connects two or more DRAM chips using TSV(Through-Silicon Via)
* RDIMM(Registered Dual In-line Memory Module): A server memory module composed of multiple DRAM chips
* MRDIMM(Multiplexed Rank Dual In-line Memory Module): A product with significantly enhanced speed achieved by operating two ranks — the module’s basic operating units — simultaneously
* The 10-nanometer(nm) class process technology has progressed sequentially through generations 1x, 1y, 1z, 1a, 1b, and 1c(sixth generation)
▲ SK hynix’s SSD lineup featured in this exhibition
The SSD stand featured a lineup spanning different form factors and use environments — the PEB210 E1.S, the PS1101 E3.S, and the PEB210 M.2 — demonstrating SK hynix’s storage solution capabilities to meet a wide range of customer needs. The “PEB210 E1.S,” which supports Direct Liquid Cooling(DLC), drew strong interest from customers operating data centers, while the “PS1101 E3.S,” SK hynix’s first QLC*-based eSSD, prompted a steady stream of inquiries from enterprise customers.
* QLC: NAND is classified by the number of bits that can be stored per cell — SLC(Single Level Cell, 1 bit), MLC(Multi Level Cell, 2 bits), TLC(Triple Level Cell, 3 bits), and QLC(Quadruple Level Cell, 4 bits). The greater the amount of information stored, the more data can be held in the same area
▲ A visitor at the SK hynix booth inquiring about detailed product information
Throughout the exhibition, SK hynix’s booth saw a constant flow of industry professionals eager to take a closer look at the AI memory solutions that form a core pillar of AI infrastructure. Company representatives also continued to visit to review SK hynix’s development plans and current technological capabilities, and to propose new collaborations on that basis.
▲ (From left) Team Leader Jinwoo Park (PKG Product TE) and Vice President Jaesik Lee (Head of Advanced PKG Research), receiving the Partner of the Year Award on behalf of SK hynix at the TSMC OIP Conference
At this forum, SK hynix was named a Partner of the Year Award winner in the “3DFabric-HBM Integration” category. This marked the company’s second consecutive win following last year, this time in recognition of a collaboration that validated HBM5 on the basis of TSMC’s CoWoS* to advance next-generation AI systems.
* CoWoS(Chip on Wafer on Substrate): TSMC’s 2.5D advanced packaging technology, used to integrate multiple chips such as HBM and GPUs onto a single substrate to build high-performance AI accelerators
As HBM advances through successive generations, raising its stack count and bandwidth, fully realizing these gains in performance requires close coordination with the advanced packaging technology that integrates it into an actual AI accelerator. It was here that
SK hynix’s Package Development organization and TSMC carried out validation together from the earliest stages, laying the foundation for next-generation AI systems — a collaborative relationship that led to this award.
▲ Daesik Park, a distinguished engineer in PCIe Design, delivers a presentation
In the presentation session, Daesik Park, a distinguished engineer in PCIe Design took the stage as the second speaker in a joint presentation with Cadence, sharing changing market trends and SK hynix’s response under the theme “PCI Express Solutions for HPC/AI Storage,” and introducing the AI memory technologies being developed to address them.
Park first outlined the technological shifts underway in the PCIe* field. “Since the fourth generation, a new generation has arrived every two to three years, doubling bandwidth each time, and from the sixth generation in particular, power optimization and collaboration between design and process have become even more important,” he explained. “As new memory layers — including HBM and HBF* — take shape to improve AI and GPU performance, PCIe has emerged as the key interface connecting these layers to GPUs, CPUs, and networks.”
* PCIe(Peripheral Component Interconnect Express): A high-speed serial input/output interface used on the mainboards of digital devices
* HBF(High Bandwidth Flash): A next-generation NAND-based memory technology being discussed as a new memory layer between HBM and SSD. Like HBM, it applies a logic process to the base die, providing far greater capacity than HBM while securing comparable bandwidth and cost efficiency
He also shared market projections and SK hynix’s response. “As AI infrastructure expands, the PCIe-based eSSD market is expected to grow roughly 3.8 times, from 509EB* in 2026 to 1,933EB in 2030,” Park said. “As demand grows for high capacity, high density, and cooling efficiency, demand for the E1.S and E3 form factors will also rise rapidly.” He continued: “SK hynix has developed a wide range of SSD controllers using TSMC processes since third-generation PCIe, and for the sixth and seventh generations we are preparing next-generation SSD solutions based on chiplets*. The design separates the conventional single-chip controller into chiplet* units connected via UCIe*, which is expected to enable shorter development times, independent generation transitions for each function, capacity expansion, and power optimization.”
* EB(Exabyte): A unit of data capacity; 1EB(exabyte) equals 1 million TB(terabytes)
* Chiplet: A technology that divides one large chip by function into several smaller chips, then connects them within a single package. Because each function can be developed and combined independently, it shortens development time and enhances design flexibility
* UCIe(Universal Chiplet Interconnect Express): An open standard interface for connecting different chiplets within a single package
SK hynix stated, “By winning the Partner of the Year Award for the second consecutive year at this OIP Conference, we once again confirmed the results of the collaboration we have built with TSMC.” The company added, “We will continue to work closely with a range of partners to create the memory solutions the AI era demands.”
OIP is an open innovation platform operated by TSMC to develop technologies and collaborate with the companies that together make up the semiconductor ecosystem. Each year in the second half, TSMC invites OIP member companies and major customers to its ecosystem forums held around the world, fostering active technological exchange. SK hynix has taken part in the OIP Forums since 2024, introducing its evolving AI memory technology capabilities developed through its strategic partnership with TSMC.
▲ Visitors explore SK hynix’s exhibition booth
In today’s AI semiconductor ecosystem, collaboration between companies has grown closer than ever. The era in which design and manufacturing, memory and logic were each optimized within their own domains has given way to an approach in which companies design and validate together from the earliest stages. Held amid this shift, this year’s TSMC OIP Conference offered an opportunity to examine the latest technology development trends and explore new opportunities for collaboration. SK hynix, for its part, focused on showcasing its technological capabilities and product lineup while further defining and expanding its collaborative relationships with TSMC and other key partners.
▲ The SK hynix booth design, carrying a message that emphasizes the importance of memory in the AI era
SK hynix presented “The Memory behind the Intelligence at Scale” as the slogan for this exhibition. The message captured the industrywide trend in which AI technology is advancing and its fields of application are rapidly expanding, while emphasizing that sustaining this growth depends on the support of memory technology. This message was reflected in the exhibition’s composition as well, which presented a range of memory solutions across different layers — from HBM* to server DRAM and eSSD — that support AI computation and data storage.
* HBM(High Bandwidth Memory): A high-value, high-performance product that vertically connects multiple DRAM chips to increase capacity and dramatically enhance data processing speed. HBM has been developed in sequence: 1st generation(HBM), 2nd generation(HBM2), 3rd generation(HBM2E), 4th generation(HBM3), 5th generation(HBM3E), and 6th generation(HBM4)
▲ NVIDIA’s superchip “Vera Rubin,” equipped with SK hynix’s 12-layer 36GB HBM4 and 96GB SOCAMM2
The product exhibition was organized into two main display stands: HBM and AI-optimized Memory and Storage. On the HBM stand, which visitors encountered immediately to their right upon entering the booth, NVIDIA’s superchip “Vera Rubin” was displayed together with SK hynix’s 12-layer 36GB HBM4 and 96GB SOCAMM2* mounted on it, so visitors could examine them closely. Alongside it, explanatory text detailing the role of the SK hynix products within Vera Rubin helped deepen visitors’ understanding.
* SOCAMM2(Small Outline Compression Attached Memory Module2): A memory module specialized for AI servers, based on low-power DRAM
In practice, the 12-layer 36GB HBM4 is integrated directly around the Rubin GPU core, serving as a high-bandwidth data pathway that resolves the data transfer latency arising in complex matrix operations. SOCAMM2, meanwhile, operates as the main system memory for the Vera CPU, supporting the complex computational processes and the resulting data movement so that AI agents can immediately reflect the context of long conversations in their responses.
▲ SK hynix’s key HBM lineup and the 192GB SOCAMM2 featured in this exhibition
Around the superchip, key HBM products — the 12-layer 48GB HBM4E, the 16-layer 48GB HBM4, and the 12-layer 36GB HBM3E — were arranged side by side with an actual 192GB SOCAMM2 unit. By comparing the products already mounted in an AI accelerator with the next-generation lineup displayed beside them, visitors could see firsthand
SK hynix’s HBM capabilities, which have steadily evolved in step with the advancement of AI technology.
▲ SK hynix’s next-generation server DRAM lineup featured in this exhibition
On the left side of the booth, a display stand was arranged so visitors could view the next-generation server DRAM and SSD lineups in one place. The server DRAM lineup included the “256GB 3DS* RDIMM*,” which achieves the industry’s largest capacity tailored to AI workloads, along with the high-bandwidth “128GB MRDIMM*” and the “64GB RDIMM,” the world’s first to apply a 10-nanometer(nm) class sixth-generation(1c)* process.
* 3DS(3D Stacked Memory): High-performance memory that connects two or more DRAM chips using TSV(Through-Silicon Via)
* RDIMM(Registered Dual In-line Memory Module): A server memory module composed of multiple DRAM chips
* MRDIMM(Multiplexed Rank Dual In-line Memory Module): A product with significantly enhanced speed achieved by operating two ranks — the module’s basic operating units — simultaneously
* The 10-nanometer(nm) class process technology has progressed sequentially through generations 1x, 1y, 1z, 1a, 1b, and 1c(sixth generation)
▲ SK hynix’s SSD lineup featured in this exhibition
The SSD stand featured a lineup spanning different form factors and use environments — the PEB210 E1.S, the PS1101 E3.S, and the PEB210 M.2 — demonstrating SK hynix’s storage solution capabilities to meet a wide range of customer needs. The “PEB210 E1.S,” which supports Direct Liquid Cooling(DLC), drew strong interest from customers operating data centers, while the “PS1101 E3.S,” SK hynix’s first QLC*-based eSSD, prompted a steady stream of inquiries from enterprise customers.
* QLC: NAND is classified by the number of bits that can be stored per cell — SLC(Single Level Cell, 1 bit), MLC(Multi Level Cell, 2 bits), TLC(Triple Level Cell, 3 bits), and QLC(Quadruple Level Cell, 4 bits). The greater the amount of information stored, the more data can be held in the same area
▲ A visitor at the SK hynix booth inquiring about detailed product information
Throughout the exhibition, SK hynix’s booth saw a constant flow of industry professionals eager to take a closer look at the AI memory solutions that form a core pillar of AI infrastructure. Company representatives also continued to visit to review SK hynix’s development plans and current technological capabilities, and to propose new collaborations on that basis.
▲ (From left) Team Leader Jinwoo Park (PKG Product TE) and Vice President Jaesik Lee (Head of Advanced PKG Research), receiving the Partner of the Year Award on behalf of SK hynix at the TSMC OIP Conference
At this forum, SK hynix was named a Partner of the Year Award winner in the “3DFabric-HBM Integration” category. This marked the company’s second consecutive win following last year, this time in recognition of a collaboration that validated HBM5 on the basis of TSMC’s CoWoS* to advance next-generation AI systems.
* CoWoS(Chip on Wafer on Substrate): TSMC’s 2.5D advanced packaging technology, used to integrate multiple chips such as HBM and GPUs onto a single substrate to build high-performance AI accelerators
As HBM advances through successive generations, raising its stack count and bandwidth, fully realizing these gains in performance requires close coordination with the advanced packaging technology that integrates it into an actual AI accelerator. It was here that
SK hynix’s Package Development organization and TSMC carried out validation together from the earliest stages, laying the foundation for next-generation AI systems — a collaborative relationship that led to this award.
▲ Daesik Park, a distinguished engineer in PCIe Design, delivers a presentation
In the presentation session, Daesik Park, a distinguished engineer in PCIe Design took the stage as the second speaker in a joint presentation with Cadence, sharing changing market trends and SK hynix’s response under the theme “PCI Express Solutions for HPC/AI Storage,” and introducing the AI memory technologies being developed to address them.
Park first outlined the technological shifts underway in the PCIe* field. “Since the fourth generation, a new generation has arrived every two to three years, doubling bandwidth each time, and from the sixth generation in particular, power optimization and collaboration between design and process have become even more important,” he explained. “As new memory layers — including HBM and HBF* — take shape to improve AI and GPU performance, PCIe has emerged as the key interface connecting these layers to GPUs, CPUs, and networks.”
* PCIe(Peripheral Component Interconnect Express): A high-speed serial input/output interface used on the mainboards of digital devices
* HBF(High Bandwidth Flash): A next-generation NAND-based memory technology being discussed as a new memory layer between HBM and SSD. Like HBM, it applies a logic process to the base die, providing far greater capacity than HBM while securing comparable bandwidth and cost efficiency
He also shared market projections and SK hynix’s response. “As AI infrastructure expands, the PCIe-based eSSD market is expected to grow roughly 3.8 times, from 509EB* in 2026 to 1,933EB in 2030,” Park said. “As demand grows for high capacity, high density, and cooling efficiency, demand for the E1.S and E3 form factors will also rise rapidly.” He continued: “SK hynix has developed a wide range of SSD controllers using TSMC processes since third-generation PCIe, and for the sixth and seventh generations we are preparing next-generation SSD solutions based on chiplets*. The design separates the conventional single-chip controller into chiplet* units connected via UCIe*, which is expected to enable shorter development times, independent generation transitions for each function, capacity expansion, and power optimization.”
* EB(Exabyte): A unit of data capacity; 1EB(exabyte) equals 1 million TB(terabytes)
* Chiplet: A technology that divides one large chip by function into several smaller chips, then connects them within a single package. Because each function can be developed and combined independently, it shortens development time and enhances design flexibility
* UCIe(Universal Chiplet Interconnect Express): An open standard interface for connecting different chiplets within a single package
SK hynix stated, “By winning the Partner of the Year Award for the second consecutive year at this OIP Conference, we once again confirmed the results of the collaboration we have built with TSMC.” The company added, “We will continue to work closely with a range of partners to create the memory solutions the AI era demands.”