트렌드포스는 첨단 패키징이 반도체 산업에서 주목받는 이유로 트랜지스터 스케일링의 물리적 한계를 들며, 칩렛 적층과 이종 집적이 빠르게 진행 중이라고 전망했다. 2.5D 패키징(CoWoS, EMIB)과 3D 패키징(SoIC, Foveros Direct 3D)을 비교하고, TSMC SoIC는 2025년 6µm 본드 피치로 양산을 시작해 2029년 4.5µm로 확장할 것으로 예상되며, Intel Foveros Direct는 2026년 상반기 9µm 피치로 볼륨 양산에 도달하고 3µm 2세대가 로드맵에 있다고 밝혔다. 3D IC가 로직-온-로직뿐 아니라 메모리-온-로직(3D DRAM) 가능성을 열고, CPO(TSMC COUPE, ASE SiPh Optical Engine, Intel OCI, GlobalFoundries SCALE)로 3D 패키징 복잡성이 높아진다고 분석했다. 유료 본문에서는 마이크로범프+TCB 대 하이브리드 본딩 채택, 본더 공급사 정렬 정확도, 본딩 외 3가지 과제, TSMC SoIC 캐파 계획과 Besi 수주라는 두 지표를 다룬다고 예고했다.
이 원문은 첨단 패키징(2.5D/3D IC, 하이브리드 본딩, CPO)의 기술 동향과 로드맵을 다루며, 메모리 산업과의 직접 연결은 3D DRAM 아키텍처 언급과 HBM이 2.5D 패키징을 통해 3D IC와 통합된다는 서술에 한정된다. 원문에서 확인된 사실은 TSMC SoIC가 2025년 6µm 피치로 양산을 시작했고 2029년 4.5µm 피치로 확장 예상된다는 것, Intel Foveros Direct가 2026년 상반기 9µm 피치로 볼륨 양산에 도달했고 3µm 2세대가 로드맵에 있다는 것, TSMC COUPE가 NVIDIA Spectrum-X Photonics와 Tomahawk 6-Davisson에 적용되었다는 것이다. 분석가 가설로는 하이브리드 본딩 성숙이 HBM 적층 피치·열 관리·대역폭에 영향을 줄 수 있고, 3D DRAM이 상용화되면 DRAM 계층 이동(로직 위 DRAM)이 발생할 수 있으나, 원문은 3D DRAM을 가능성으로만 언급하고 양산·채택·수율 근거를 제시하지 않았다. 따라서 메모리 공급 배분·고객 인증·제품 믹스·투자 일정에 대한 직접적 영향은 미확인이며, 판단 변경 조건은 TSMC SoIC 캐파 계획과 Besi 수주 지표가 공개되고 HBM 세대별 본딩 방식 채택이 확인될 때이다. 반대 근거로는 하이브리드 본딩이 로직-온-로직에 먼저 적용되고 메모리 적용은 별도 검증이 필요하다는 점, CPO는 메모리 제품이 아니라 연결 기술이라는 점이다. research_topics의 HBM·첨단 패키징 질문은 본문에서 부분적으로만 답변되며, 서버 DDR·LPDDR·SOCAMM, NAND·eSSD·HBF, 장비·소재 공급망 질문은 이 원문만으로 답할 수 없어 미확인으로 남긴다.
3D packaging stacks dies vertically to shorten the communication distance between them, as in TSMC’s SoIC and Intel’s Foveros Direct 3D. Both enable an integrated “3.5D” solution that combines 2.5D and 3D packaging in a single architecture.
According to TSMC, SoIC with 3D interconnect offers 56x interconnect density and 5x power efficiency over CoWoS with 2.5D interconnect.
TSMC commenced mass production of SoIC with a 6µm bond pitch in 2025, and the company expects to further scale SoIC to a 4.5µm pitch by 2029.
On the Intel side, Foveros Direct reached volume production in 1H26 with the Clearwater Forest Xeon 6+ at a 9µm bond pitch. A second generation targeting 3µm is on the roadmap.
Not only does 3D IC enable logic-on-logic stacking, but it also opens up possibilities for memory-on-logic or logic-on-memory stacking. For example, 3D DRAM architecture places DRAM directly on top of the logic die.
One example is TSMC’s COUPE, which utilizes hybrid bonding to integrate EICs and PICs. COUPE has been applied in NVIDIA’s Spectrum-X Photonics and Tomahawk 6-Davisson.
ASE has introduced its SiPh Optical Engine, which uses micro-bump technology to vertically bond the EIC and PIC. Intel has launched the OCI (Optical Compute Interconnect) chip that integrates the laser into the PIC, while GlobalFoundries has unveiled the SCALE (Silicon Photonics Co-packaged Advanced Light Engine) platform, which combines FAU and Fiber Array.
3D IC와 2.5D 패키징 결합(3.5D) → HBM이 2.5D로 3D IC와 통합 → HBM 적층 피치·대역폭·열 관리 지표 → HBM 세대·공급 배분 선택
첨단 패키징(3D IC, 하이브리드 본딩, CPO)의 로드맵과 채택 현황을 다루며, 3D DRAM 가능성과 HBM 통합 언급으로 메모리 산업에 간접적 영향을 줄 수 있으나 원문은 로직 패키징 중심이다.
자동 해석 초안 · 원문 인용 문자열 검증 · 독립 검증 전
HBM 세대별 본딩 방식, 하이브리드 본딩 적용 시점·수율 관찰 지표: TSMC SoIC 캐파 계획, HBM 공급사 본딩 기술 발표
3D IC가 메모리-온-로직 가능성 열음 → 3D DRAM이 로직 다이 위에 DRAM 배치 → DRAM 계층 이동 가능성 → DRAM 제품 믹스·투자 일정 선택
첨단 패키징(3D IC, 하이브리드 본딩, CPO)의 로드맵과 채택 현황을 다루며, 3D DRAM 가능성과 HBM 통합 언급으로 메모리 산업에 간접적 영향을 줄 수 있으나 원문은 로직 패키징 중심이다.
자동 해석 초안 · 원문 인용 문자열 검증 · 독립 검증 전
3D DRAM 양산 시점·수율·채택 고객 관찰 지표: SK하이닉스 3D DRAM 개발 발표, 로직 파운드리와의 협력
연결된 과제가 없습니다.