MEMORY INDUSTRY INTELLIGENCE

2026년 2분기 글로벌 파운드리 2.0 시장 매출 전년 대비 25% 증가, 첨단 패키징이 AI 칩의 핵심 병목 - 전자공정专辑

한국어 번역·요약·분석

처리 완료Alibaba · deepseek-v4.1-flash · 원문 v2 · 10.11 18:14사용자 검토 전 초안

원문 제목: 2026年第二季度全球晶圆代工2.0市场营收同比增长25%,先进封装AI芯片核心瓶颈-电子工程专辑

핵심 요약

카운터포인트 리서치의 파운드리 2.0 집계에 따르면 2026년 2분기 글로벌 파운드리 2.0 시장 매출은 전년 대비 25%, 전분기 대비 11% 증가한 966억 달러로 사상 최대를 기록했다. 이 성장은 AI GPU, 맞춤형 AI ASIC, 서버 CPU, 네트워크 칩, 전력관리 IC 등 AI 인프라 전반이 견인했으며, TSMC가 2분기 매출 402억 달러(전년 대비 34% 증가)로 약 42% 점유율을 차지했다. 첨단 패키징, 특히 CoWoS가 AI 칩 출하의 핵심 병목으로 남아 2026년 약 20%의 수급 격차가 예상되며, 2027년에야 약 10%로 축소될 전망이다. 이에 대응해 인텔 EMIB, 퀄컴 HBC, 엔비디아 NVHBM 등 대체 패키징·메모리 아키텍처가 부상하고 있다. 다만 이 기사는 언론 보도로, 수치·거래·채택은 발행사 공시·공식 발표와 대조가 필요하다.

메모리 산업 영향 분석

이 원문은 파운드리 2.0 시장 성장과 첨단 패키징 병목, 그리고 HBM 의존도를 낮추려는 대체 아키텍처(EMIB, HBC, NVHBM)를 다룬다. 메모리 산업에 대한 직접적 함의는 HBM 수요의 구조적 제약과 대체 경로의 부상이다. 원문에서 확인된 사실은 CoWoS 수급 격차가 2026년 약 20%로 유지되고 2027년 약 10%로 축소된다는 Counterpoint 추정, TSMC CoWoS 월 생산능력이 2026년 12만~14만 장에 달할 것이라는 TrendForce 집계, 모건스탠리의 CoWoS 수요 2026년 139.4만 장→2027년 269.4만 장(93% 증가) 전망이다. 이는 HBM 탑재 AI 가속기 출하의 물리적 상한을 의미하며, HBM 공급사(SK하이닉스, 삼성전자, 마이크론)의 공급 배분과 고객 인증 일정에 직접 영향을 준다. 다만 원문은 HBM 자체의 비트 수요나 공급량을 제시하지 않으므로, HBM 수요 증가율을 이 기사만으로 추정할 수 없다.

대체 경로의 메모리 영향을 보면, 퀄컴 HBC는 LPDDR 스택을 3D 적층하고 2.5D 실리콘 인터포저를 우회한다. 이는 HBM 대신 LPDDR 기반 근접 메모리를 사용하는 구조로, 서버·가속기용 LPDDR(SOCAMM 등) 수요에 긍정적일 수 있으나, 원문은 HBC가 실제로 HBM을 대체하는지, 아니면 별도 시장을 형성하는지 명시하지 않는다. 엔비디아 NVHBM은 메모리 컨트롤러를 HBM 베이스 다이로 이동시키고 자체 die-to-die 인터페이스를 사용한다. 이는 HBM 스택의 복잡성과 가치를 높이는 동시에 JEDEC 표준 HBM과의 분기를 시사하며, 베이스 다이 설계권이 컴퓨팅 플랫폼으로 이동하는 구조 변화다. 마이크론이 NVHBM용 베이스 다이를 외부 파운드리에서 조달한다는 확인은 메모리 공급사의 역할 변화 가능성을 보여주나, 이것이 HBM 시장 전체에 확산될지는 미확인이다.

인텔 EMIB는 HBM 의존도를 낮추는 패키징 대안으로, 구글 TPU 도입이 확인되었다는 보도가 있으나 이는 DIGITIMES 공급망 소식에 기반한 것으로 공식 확인이 아니다. EMIB-T 양산이 2027년이라는 Unimicron 발언은 대안 경로의 시간 지연을 시사한다. 브로드컴·메타의 EMIB 전환 검토, 미디어텍의 병행 채택 발표는 고객 인증·제품 믹스 선택에 영향을 주는 요인이다.

전략적 선택 측면에서, 메모리 공급사는 (1) HBM 공급 배분을 CoWoS 증설 속도에 맞출 것인지, (2) LPDDR 기반 HBC·SOCAMM 등 대체 근접 메모리 제품 믹스를 확대할 것인지, (3) NVHBM용 커스텀 베이스 다이 등 플랫폼 맞춤형 투자를 늘릴 것인지의 갈림길에 있다. 판단 변경 조건은 CoWoS 격차가 예상보다 빠르게 해소될 경우 HBM 수요 상한이 완화되어 HBM 우선 전략이 유효해지고, 반대로 EMIB·HBC 채택이 확산되면 HBM 의존도가 낮아져 LPDDR·커스텀 메모리로의 믹스 이동이 필요해진다. 원문은 HBM 세대·스택·인증에 대한 구체적 변화를 제시하지 않으므로, HBM4E 대비 NVHBM의 실제 성능·전력 수치는 엔비디아 주장으로만 존재하며 독립 검증이 필요하다. 또한 이 기사는 언론 보도이므로 거래·채택(구글 TPU EMIB, 마이크로소프트 Azure HBC, 아마존 Trainium4 NVHBM)은 공식 확인 전까지 미확인으로 남긴다.
한국어 번역 읽기

수집된 원문 v2의 전체 본문 기준 · 3475자

# 2026년 2분기 글로벌 파운드리 2.0 시장 매출 전년 대비 25% 증가, 첨단 패키징이 AI 칩의 핵심 병목

게시일 2026-10-09 10:23:55 종합 보도 공유

QR코드로 친구에게 공유

포스터 공유

[0](javascript:void (0))

[0](javascript:void (0))

[즐겨찾기](javascript:void (0))

[공유](javascript:void (0))

QR코드로 위챗 친구에게 공유

[포스터](javascript:void (0))

[스캔](javascript:void (0))

QR코드로 더 많은 글 보기

Counterpoint: "AI 인프라 구축의 다음 단계에서는 칩 패키징의 중요성이 웨이퍼 제조에 못지않을 것이다."

연구기관 Counterpoint Research가 발표한 파운드리 시장 추적 보고서에 따르면, 2026년 2분기 글로벌 "파운드리 2.0" 시장 매출은 전년 대비 25%, 전분기 대비 11% 증가한 966억 달러로 사상 최대를 기록했으며, 성장률은 1분기의 24%에서 더욱 가속화되었다. 이른바 파운드리 2.0은 Counterpoint가 제시한 새로운 기준으로, 순수 파운드리, 비메모리 IDM, OSAT 패키징·테스트 업체 및 포토마스크 공급업체를 모두 통계에 포함시켜 설계, 제조, 패키징이 일체화되는 산업 트렌드를 반영한다.

이번 성장은 AI GPU, 맞춤형 AI ASIC 및 더 광범위한 AI 인프라 구축이 공동으로 견인했으며, 서버 CPU, 네트워크 칩, 전력관리 IC도 포함된다. TSMC는 여전히 AI 수요 사이클의 최대 수혜자로, 2분기 매출은 전년 대비 34% 증가한 402억 달러를 기록했고, 파운드리 2.0 시장에서 점유율은 약 42%로 상승해 2025년의 38%를 넘어섰다. Counterpoint는 TSMC의 2026년 연간 매출이 약 43% 성장할 것으로 전망한다.

성장 동력은 TSMC 이외의 영역으로 확산되고 있다. TSMC를 제외한 순수 파운드리 매출은 전년 대비 18% 증가해 1분기의 9%에서 두 배로 늘었으며, 그중 SMIC는 36%, Nexchip은 21%, Hua Hong은 17% 성장했는데, 현지 AI 칩 수요, 공급망 현지화, 웨이퍼 가격 상승이 주요 원동력이다. UMC와 VIS는 각각 9%와 20% 성장했으며, 전력관리 IC, MCU 등 주변 칩 수요에 힘입었다.

비메모리 IDM 전체 매출은 전년 대비 19% 증가했으며, 인텔 파운드리가 31% 성장률로 선두를 달렸고, ST마이크로일렉트로닉스, 텍사스인스트루먼트, NXP, 인피니언은 각각 26%, 23%, 19%, 15% 성장했는데, 일부 반등은 2025년 상반기 재고 조정으로 인한 낮은 기저 효과에서 비롯되었다. 패키징·테스트 부문도 뜨거웠다. OSAT 업계 매출은 전년 대비 22%, 전분기 대비 12% 증가한 126억 달러를 기록했으며, ASE는 24%, Amkor는 26% 성장했는데, AI 프로세서의 첨단 패키징, 웨이퍼 프로빙, 완제품 테스트 수요가 핵심 동력이다.

PARTNER CONTENT

[더 보기>](https://www.eet-china.com/partner-content/)

[](https://www.eet-china.com/news/202609169083.html)

[신호 체인 기초 지식【3】: 시스템의 오프셋 전압과 이득 오차를 언제 교정할 것인가](https://www.eet-china.com/news/202609169083.html)

TI 2026-09-16

[](https://www.eet-china.com/news/202609236316.html)

[신호 체인 기초 지식【5】: 연산 증폭기를 사용하여 전압 레일을 분리해 가상 접지를 생성하기](https://www.eet-china.com/news/202609236316.html)

TI 2026-09-30

[](https://www.eet-china.com/news/202609231374.html)

[중국과학원 선전선진원과 함께, 국민기술이 차세대 관절 모터 구동 제어 솔루션을 발표](https://www.eet-china.com/news/202609231374.html)

국민기술 2026-09-23

## CoWoS가 AI 칩 출하의 "수문"이 되다

Counterpoint 부총괄 Brady Wang은 보고서에서 AI 프로세서 크기가 커지고 설계 복잡성이 높아짐에 따라 첨단 패키징이 여전히 산업의 주요 제약 요인이라고 지적했다. 이 기관은 TSMC CoWoS 첨단 패키징의 수급 격차가 2026년 약 20%로 유지되며, 내부 생산능력이 월 18.5만 장 웨이퍼(185KWPM) 규모로 확장됨에 따라 2027년에는 약 10%로 축소될 것으로 추정한다. 테스트 시간 연장, 테스트 단계 증가로 OSAT 업체들이 점차 AI 반도체 생태계의 전략적 제2 공급업체로 부상하고 있다.

TSMC 경영진은 긴장 정도를 더 직설적으로 묘사했다. 2026년 7월 16일 실적 발표 전화회의에서 TSMC는 CoWoS 생산능력이 "극도로 타이트"하며 후공정 생산능력이 여전히 부족 상태라고 밝혔다. TrendForce 집계에 따르면 TSMC CoWoS 월 생산능력은 2026년 12만~14만 장 웨이퍼의 사상 최고치에 도달할 것으로 예상되며, OSAT 파트너의 신규 5만~6만 장을 더하면 업계 총 생산능력은 월 20만 장에 근접하고, 수급 격차는 약 20%에서 2026년 말 약 10%로 축소될 것으로 보인다. 심각한 2.5D 패키징 생산능력 부족은 2027년에야 뚜렷하게 완화될 전망이다.

병목의 근원은 HBM이 CoWoS 실리콘 인터포저에 의존한다는 점과 그에 따른 비용, 수율, 생산능력의 삼중 제약에 있다. 모건스탠리 추산에 따르면 글로벌 CoWoS 수요는 2026년 139만 4천 장에서 2027년 269만 4천 장으로 급증해 93% 증가하며, 생산능력이 동시에 확장되더라도 가장 앞선 CoWoS-L 부문은 계속 공급 부족이 지속될 것이다. 이 때문에 하류 고객들은 TSMC 패키징에 의존하지 않는 대안을 동시에 구축하기 시작했다.

## 세 가지 돌파 경로: EMIB, HBC, NVHBM

인텔은 기회를 가장 먼저 포착한 도전자다. EMIB(임베디드 멀티다이 인터커넥트 브리지) 패키징은 브리지 구조를 기판에 내장해 전체 실리콘 인터포저를 우회하여 구조적으로 단위 패키징 비용을 낮춘다. DIGITIMES 공급망 소식에 따르면 구글 TPU는 이미 EMIB 패키징 도입을 확정했고, 해당 기술을 처음 채택한 TPU의 수율은 이미 기준을 충족했으며 기술, 비용, 생산능력 성능 모두 구글 기대에 부합했다. 업계는 차세대 TPU가 EMIB-T를 채택할 것으로 보편적으로 예상하며, 이 기술은 실리콘 관통 전극을 통해 수직 전력을 공급해 DC 전압 강하를 68%~80% 줄일 수 있다.

(인텔 EMIB 구조)

다만 EMIB-T의 규모화는 아직 시간이 필요하다. 기판 대기업 Unimicron은 이 플랫폼이 2027년에야 양산에 들어갈 것이라고 지적했다. 브로드컴과 메타는 비용 절감을 위해 CoWoS에서 EMIB로 전환하는 것을 검토 중인 것으로 알려졌으며, 미디어텍은 CoWoS와 EMIB를 병행 채택해 고객의 공급망 리스크를 분산한다고 공개적으로 발표했다.

퀄컴의 경로는 더욱 공격적이다. 2026년 6월 25일 퀄컴은 투자자의 날에서 고대역폭 컴퓨팅(HBC) 아키텍처를 발표했는데, 전용 근접 메모리 가속기를 LPDDR 메모리 스택 아래에 배치하고 실리콘 관통 전극을 통해 3D 적층하며, 메인 칩과 HBC 스택 사이는 표준 2D 유기 기판으로만 상호 연결해 2.5D 실리콘 인터포저를 완전히 우회한다. 퀄컴은 완전한 가속기 수준에서 HBC가 HBM 대비 6배의 와트당 대역폭과 SRAM 대비 200배의 와트당 용량을 구현할 수 있다고 주장했다.

(퀄컴 HBC 아키텍처)

HBC 1세대를 탑재한 AI250 가속기는 단일 카드 메모리 읽기·쓰기 속도가 133TB/s에 달하고, 유효 대역폭은 이전 세대 AI200의 18배이며, 2027년 중반 상용 샘플 테스트를 시작할 예정이고, 2세대는 AI300과 함께 2028년에 출시된다. 마이크로소프트는 이미 Azure에 이 솔루션을 배포할 것이라고 확인했으며, 삼성과 SK하이닉스는 DRAM 적층 단계에 참여하고 TSMC와 협력해 패키징 공정을 통합한다.

엔비디아가 선택한 것은 메모리 컨트롤러를 HBM "안으로" 옮기는 것이다. 2026년 8월 26일 엔비디아는 NVLink Fusion 생태계와 함께 NVHBM 맞춤형 고대역폭 메모리를 발표했는데, 메모리 컨트롤러를 컴퓨트 다이에서 HBM 스택의 베이스 다이로 옮기고 자체 개발 다이-투-다이 인터페이스로 JEDEC 표준 버스를 대체한다. 엔비디아는 표준 HBM4E 대비 NVHBM이 메모리 대역폭을 최대 30% 높이고, HBM 전력을 15% 낮추며, 컴퓨트 다이 가용 면적을 25% 늘릴 수 있다고 주장했다.

(엔비디아 NVHBM)

아마존 산하 Annapurna Labs가 첫 협력사가 되었으며, 차세대 Trainium4 플랫폼이 이를 지원할 예정이다. 마이크론은 9월 30일 실적 발표회에서 엔비디아 맞춤형 NVHBM이 외부 파운드리에서 제조한 베이스 다이를 사용할 것이라고 확인했으며, 이는 베이스 다이 설계권이 컴퓨팅 플랫폼 쪽으로 이동하고 있음을 의미한다.

도전에 맞서 TSMC도 방어선을 강화하고 있다. 차세대 CoPoS 패널 레벨 패키징이 추진 중이며, TrendForce는 소재와 장비 인증이 빠르면 2026년 6월에 완료되고, 파일럿 생산 목표는 2027년 중반이며, 엔비디아 Feynman 플랫폼이 첫 고객이 될 것으로 예상되고, 2028년~2029년에 전면 양산에 들어갈 것이라고 전했다. 웨이저자(魏哲家)는 실적 발표 전화회의에서 인텔 경쟁에 대해 최대 마스크 크기 패키징 솔루션과 SoIC 기술을 통해 고객에게 최적의 선택을 제공할 자신이 있다고 밝혔다.

[【대장기 드론 받기】인피니언 전문가가 차세대 모터 제어 솔루션을 공개합니다! 등록 예약>> 각도 연마기부터 어당 산소 공급기까지, 인피니언 PSoC™ Control C3가 어떻게 하나의 MCU로 차세대 브러시리스 장비를 구동하는지 보세요.](https://www.eet-china.com/ee-live/entry/infineon_20261022.html?source=article-end)
브리프용 요약 초안
2026년 2분기 파운드리 2.0 시장은 AI 인프라 수요로 전년 대비 25% 성장했으나, CoWoS 첨단 패키징 병목이 2026년 약 20% 수급 격차로 지속되며 HBM 탑재 AI 칩 출하의 상한으로 작용하고 있다. 이에 인텔 EMIB, 퀄컴 HBC(LPDDR 기반), 엔비디아 NVHBM 등 대체 패키징·메모리 아키텍처가 부상하고 있어, 메모리 공급사의 HBM 집중 전략과 LPDDR·커스텀 메모리 믹스 확대 사이의 선택이 향후 관전 포인트다.

원문 텍스트

원문 열기 ↗
# 2026年第二季度全球晶圆代工2.0市场营收同比增长25%,先进封装AI芯片核心瓶颈

发布于2026-10-09 10:23:55 综合报道分享

扫码分享到好友

海报分享

[0](javascript:void (0))

[0](javascript:void (0))

[收藏](javascript:void (0))

[分享](javascript:void (0))

扫码分享到微信好友

[海报](javascript:void (0))

[扫一扫](javascript:void (0))

扫码查看更多文章

Counterpoint:“AI基础设施建设的下一阶段,芯片封装的重要性将不亚于晶圆制造。”

研究机构Counterpoint Research发布的晶圆代工市场追踪报告显示,2026年第二季度全球“晶圆代工2.0”市场营收同比增长25%、环比增长11%,达到创纪录的966亿美元,增速较第一季度的24%进一步加快。所谓晶圆代工2.0,是Counterpoint提出的新口径,将纯晶圆代工厂、非存储IDM、OSAT封测厂及光掩模供应商全部纳入统计,反映设计、制造与封装走向一体化的产业趋势。

本轮增长由AI GPU、定制化AI ASIC以及更广泛的AI基础设施建设共同驱动,服务器CPU、网络芯片和电源管理IC均在列。台积电依然是AI需求周期的最大受益者,第二季度营收同比增长34%至402亿美元,在晶圆代工2.0市场中的份额升至约42%,高于2025年的38%,Counterpoint预计其2026年全年营收将增长约43%。





增长动能正向台积电以外的环节扩散。除台积电外的纯晶圆代工厂营收同比增长18%,较第一季度的9%翻倍,其中中芯国际增长36%,晶合集成增长21%,华虹增长17%,本土AI芯片需求、供应链本地化和晶圆价格上涨是主要推力;联电与世界先进则分别增长9%和20%,受电源管理IC、MCU等外围芯片需求带动。

非存储IDM整体营收同比增长19%,英特尔晶圆代工以31%的增速领跑,意法半导体、德州仪器、恩智浦、英飞凌分别增长26%、23%、19%和15%,部分反弹源于2025年上半年库存调整形成的低基数。封测环节同样火热:OSAT行业营收同比增长22%、环比增长12%至126亿美元,日月光增长24%,安靠增长26%,AI处理器对先进封装、晶圆探测和成品测试的需求是核心驱动力。

PARTNER CONTENT

[更多>](https://www.eet-china.com/partner-content/)

[](https://www.eet-china.com/news/202609169083.html)

[信号链基础知识【3】:何时校准系统的失调电压与增益误差](https://www.eet-china.com/news/202609169083.html)

TI 2026-09-16

[](https://www.eet-china.com/news/202609236316.html)

[信号链基础知识【5】:使用运算放大器分离电压轨以创建虚拟接地](https://www.eet-china.com/news/202609236316.html)

TI 2026-09-30

[](https://www.eet-china.com/news/202609231374.html)

[联合中国科学院深圳先进院,国民技术发布新一代关节电机驱控方案](https://www.eet-china.com/news/202609231374.html)

国民技术 2026-09-23

## CoWoS成为AI芯片出货的“闸门”

Counterpoint副总监Brady Wang在报告中指出,随着AI处理器尺寸增大、设计复杂度提升,先进封装仍是产业的主要制约因素。该机构估算,台积电CoWoS先进封装的供需缺口在2026年维持在约20%,随着内部产能向每月18.5万片晶圆(185KWPM)规模扩展,2027年有望收窄至约10%。测试时间延长、测试步骤增加,正促使OSAT厂商逐渐成为AI半导体生态中的战略级第二供应商。

台积电管理层对紧张程度的描述更为直白。在2026年7月16日的财报电话会上,台积电表示CoWoS产能“极其紧张”,后端产能仍处短缺状态。据TrendForce汇总,台积电CoWoS月产能在2026年预计达到12万-14万片晶圆的历史高位,叠加OSAT伙伴新增的5万-6万片,行业总产能有望接近每月20万片,供需缺口从约20%收窄至2026年底的约10%,严重的2.5D封装产能短缺要到2027年才明显缓解。

瓶颈的根源在于HBM对CoWoS硅中介层的依赖,以及随之而来的成本、良率和产能三重约束。摩根士丹利测算,全球CoWoS需求量将从2026年的139.4万片激增至2027年的269.4万片,增幅达93%,即便产能同步扩张,最先进的CoWoS-L环节仍将持续紧缺。正因如此,下游客户开始同步构建不依赖台积电封装的替代方案。

## 三条突围路线:EMIB、HBC与NVHBM

英特尔是最先抓住机会的挑战者。其EMIB(嵌入式多芯片互连桥接)封装将桥接结构嵌入基板,绕开整片硅中介层,结构性降低单位封装成本。DIGITIMES供应链消息证实,谷歌TPU已确认导入EMIB封装,首批采用该技术的TPU良率已达标,技术、成本与产能表现均符合谷歌预期;业界普遍预期下一代TPU将采用EMIB-T,该技术通过硅通孔实现垂直供电,可将直流压降减少68%-80%。



(英特尔EMIB结构)

不过EMIB-T的规模化仍需时间。基板大厂欣兴电子指出,该平台要到2027年才会进入量产。博通与Meta被曝正在评估从CoWoS转向EMIB以降低成本,联发科则公开宣布CoWoS与EMIB并行采用,为客户分散供应链风险。

高通的路线更为激进。2026年6月25日,高通在投资者日发布高带宽计算(HBC)架构,将专用近内存加速器置于LPDDR存储堆栈下方,通过硅通孔实现3D堆叠,主芯片与HBC堆栈之间仅用标准2D有机基板互连,完全绕开2.5D硅中介层。高通宣称,在完整加速器级别,HBC可实现6倍于HBM的每瓦带宽和200倍于SRAM的每瓦容量。



(高通HBC架构)

搭载HBC第一代的AI250加速器单卡内存读写速率达133TB/s,有效带宽为上一代AI200的18倍,预计2027年年中启动商业化样品测试,第二代将随AI300于2028年推出。微软已确认将在Azure部署该方案,三星与SK海力士则参与DRAM堆叠环节,并与台积电协作整合封装工艺。

英伟达选择的则是把内存控制器“搬进”HBM。2026年8月26日,英伟达随NVLink Fusion生态发布NVHBM定制高带宽内存,将内存控制器从计算裸片移入HBM堆栈的基础裸片中,以自研die-to-die接口取代JEDEC标准总线。英伟达宣称,相比标准HBM4E,NVHBM可将内存带宽提升最高30%、HBM功耗降低15%、计算裸片可用面积增加25%。



(英伟达NVHBM)

亚马逊旗下Annapurna Labs成为首个合作方,下一代Trainium4平台将予以支持。美光在9月30日的财报会上确认,为英伟达定制的NVHBM将采用外部代工制造的基础裸片,标志着基础裸片设计权正向计算平台方转移。

面对挑战,台积电也在加固防线。其下一代CoPoS面板级封装已在推进中,TrendForce称材料与设备认证最快于2026年6月完成,中试生产目标为2027年年中,英伟达Feynman平台预计成为首个客户,2028年-2029年进入全面量产。魏哲家在财报电话会上回应英特尔竞争时称,凭借最大光罩尺寸封装方案与SoIC技术,有信心为客户提供最优选择。

[**【赢大疆】听英飞凌大咖揭秘下一代电机控制方案!报名预约>>** 从角磨机到鱼塘增氧机,看英飞凌 PSoC™ Control C3 如何用一颗 MCU 驱动下一代无刷设备。](https://www.eet-china.com/ee-live/entry/infineon_20261022.html?source=article-end)