MEMORY INDUSTRY INTELLIGENCE
CXMT, LPDDR6 양산 선도 - 뉴스룸
한국어 번역·요약·분석
원문 제목: CXMT Pioneers Mass-Production of LPDDR6 - Newsroom
핵심 요약
CXMT가 LPDDR6를 양산에 돌입했으며, 샤오미의 신형 플래그십 스마트폰인 샤오미 18 폴드에 최초로 탑재된다고 발표했다. 이 제품은 16GB 용량과 최대 12800Mbps 데이터 전송률을 제공하며, SoC와 함께 작동할 때는 10667Mbps의 속도를 낸다. 16Gb 단일 다이 기반으로 JEDEC LPDDR6 표준을 준수하고 1295볼 FBGA 패키지로 제공된다. 회사는 내부 테스트를 근거로 LPDDR5X 대비 60% 향상된 대역폭과 20% 절감된 전력 소비를 주장한다. CXMT는 설계, DTCO, 패키징 혁신을 통해 성능과 전력 효율을 개선했으며, 향후 스마트폰, PC, 웨어러블, 차량, 엣지 서버, 로봇 등으로 적용 범위를 확대할 계획이다.
메모리 산업 영향 분석
CXMT의 LPDDR6 양산은 모바일 DRAM 시장에서 중국 업체의 기술 진입을 보여주는 사건이다. 원문은 샤오미 18 폴드 탑재, 16GB 용량, 12800Mbps 속도, JEDEC 표준 준수, 1295볼 FBGA 패키징, 내부 테스트 기반 60% 대역폭 향상 및 20% 전력 절감을 확인한다. 이는 모바일 LPDDR 제품군의 경쟁 구도에 영향을 줄 수 있으나, 서버 LPDDR/SOCAMM이나 HBM, NAND/eSSD와의 직접적 연결은 원문에서 확인되지 않는다. 메모리 산업 영향은 모바일 DRAM 공급 증가와 CXMT의 고급 제품 포트폴리오 확장 가능성에 국한되며, 서버나 AI 가속기 메모리 수요로의 파급은 미확인이다. 확인할 지표로는 CXMT의 실제 양산 규모, 샤오미 외 고객 채택, LPDDR6 가격 및 수율, 경쟁사(SK하이닉스, 삼성전자, 마이크론)의 LPDDR6 로드맵이 있다.
한국어 번역 읽기
수집된 원문 v1의 전체 본문 기준 · 3552자
CXMT의 LPDDR6가 양산에 들어가 샤오미의 신형 플래그십 폰인 샤오미 18 폴드에 최초로 탑재된다. 이는 플래그십 스마트폰에 LPDDR6가 상용 배치된 세계 최초 사례다. 이 제품은 16GB 용량을 제공하며 최대 데이터 전송률 12800Mbps를 지원하고, SoC와 함께 작동할 때는 10667Mbps의 속도를 낸다. 플래그십 스마트폰과 엣지 기기의 고성능 컴퓨팅 요구를 충족할 충분한 데이터 대역폭을 제공한다.
CXMT의 양산형 LPDDR6 패키지 칩은 총 16GB 용량이다. 16Gb 단일 다이 기반이며 JEDEC LPDDR6 표준을 준수하고 1295볼 FBGA 폼팩터로 패키징된다. 최대 데이터 전송률 12800Mbps에 도달하며, 10667Mbps의 LPDDR5X보다 60%* 높은 대역폭을 제공하는 동시에 이전 세대 대비 전력 소비를 20%* 줄여 모바일 기기의 배터리 수명을 연장한다.
*성능 데이터는 내부 테스트에서 나온 것이다. 대역폭 향상은 최대 대역폭 비교를 기반으로 한다.
CXMT의 LPDDR6 개발 및 양산에는 여러 핵심 혁신이 포함된다:
**설계:** CXMT의 LPDDR6는 일반 모드에서 24비트 네이티브 I/O를 갖춘 듀얼 채널 아키텍처를 채택한다. 고속 인터페이스는 프리엠퍼시스와 DFE(결정 피드백 이퀄라이제이션) 파라미터의 핀별 독립 캘리브레이션을 지원하며, 지능형 트레이닝 메커니즘과 함께 작동하여 고속 데이터 전송에서 신호 정확도와 작동 안정성을 보장한다.
전력 소비 절감을 위해 LPDDR6는 하드웨어 수준의 전압 분리 기능을 제공하는 듀얼 레일 DVFS 설계를 특징으로 한다. 또한 지능형 전략 스케줄링을 가능하게 하는 동적 효율 모드를 도입한다. 이러한 기능을 통해 LPDDR6는 다양한 워크로드에서 최적의 전력 효율 비율을 유지하여 높은 컴퓨팅 성능과 긴 배터리 수명을 모두 요구하는 모바일 기기에 유연한 메모리 지원을 제공한다.
RAS 측면에서 LPDDR6는 기존 Link ECC 및 On Die ECC 기능 외에도 행 해머 공격에 방어하기 위한 PRAC(Per Row Activation Counting)와 MBIST(Memory Built-In Self-Test)를 추가하여 데이터 무결성과 시스템 안정성을 보장하는 여러 메커니즘을 활용한다.
**DTCO:** DTCO(설계-공정 공동 최적화)를 통해 CMOS 영역의 주요 회로와 레이아웃 설계 규칙(LDR)에 100건 이상의 심층 최적화를 적용하여 더 작고 성능이 높은 CMOS 트랜지스터를 구현해 더 높은 대역폭과 더 낮은 전력 요구를 지원한다.
**패키징:** LPDDR6의 후공정 제조에는 1295볼 FBGA PoP 패키지가 사용된다. LPDDR5의 496볼 FBGA 대응 제품보다 솔더 볼 면적이 50% 더 커서 패키지 자체가 더 높은 제조 복잡성을 수반한다. 몰딩 공정에는 High-K EMC를 사용하여 전체 칩을 캡슐화하여 다이 열 저항을 약 40% 줄인다. 이는 LPDDR6의 고부하 작동 중 방열 효율을 크게 향상시켜 메모리 다이의 안정적인 성능을 충분히 보장한다.
고속, 저전력 메모리에 대한 수요는 계속 증가하고 있다. 최신 세대 저전력 제품으로서 LPDDR6는 스마트폰, PC, 스마트 웨어러블, 스마트 차량, 엣지 서버, 로봇 등 광범위한 미래 응용 분야를 지원할 것이다.
LPDDR6의 성공적인 출시는 CXMT의 고급 메모리 R&D 여정에서 중요한 이정표다. 이 제품은 현재 상업적 채택 확대를 위해 규모를 키우고 있다. CXMT는 성능, 설계, 공정 업그레이드를 통해 LPDDR6 포트폴리오를 계속 확장하고 업계 파트너와 협력하여 더 많은 시나리오에서 LPDDR6 배치를 확대할 것이다.
CXMT의 양산형 LPDDR6 패키지 칩은 총 16GB 용량이다. 16Gb 단일 다이 기반이며 JEDEC LPDDR6 표준을 준수하고 1295볼 FBGA 폼팩터로 패키징된다. 최대 데이터 전송률 12800Mbps에 도달하며, 10667Mbps의 LPDDR5X보다 60%* 높은 대역폭을 제공하는 동시에 이전 세대 대비 전력 소비를 20%* 줄여 모바일 기기의 배터리 수명을 연장한다.
*성능 데이터는 내부 테스트에서 나온 것이다. 대역폭 향상은 최대 대역폭 비교를 기반으로 한다.
CXMT의 LPDDR6 개발 및 양산에는 여러 핵심 혁신이 포함된다:
**설계:** CXMT의 LPDDR6는 일반 모드에서 24비트 네이티브 I/O를 갖춘 듀얼 채널 아키텍처를 채택한다. 고속 인터페이스는 프리엠퍼시스와 DFE(결정 피드백 이퀄라이제이션) 파라미터의 핀별 독립 캘리브레이션을 지원하며, 지능형 트레이닝 메커니즘과 함께 작동하여 고속 데이터 전송에서 신호 정확도와 작동 안정성을 보장한다.
전력 소비 절감을 위해 LPDDR6는 하드웨어 수준의 전압 분리 기능을 제공하는 듀얼 레일 DVFS 설계를 특징으로 한다. 또한 지능형 전략 스케줄링을 가능하게 하는 동적 효율 모드를 도입한다. 이러한 기능을 통해 LPDDR6는 다양한 워크로드에서 최적의 전력 효율 비율을 유지하여 높은 컴퓨팅 성능과 긴 배터리 수명을 모두 요구하는 모바일 기기에 유연한 메모리 지원을 제공한다.
RAS 측면에서 LPDDR6는 기존 Link ECC 및 On Die ECC 기능 외에도 행 해머 공격에 방어하기 위한 PRAC(Per Row Activation Counting)와 MBIST(Memory Built-In Self-Test)를 추가하여 데이터 무결성과 시스템 안정성을 보장하는 여러 메커니즘을 활용한다.
**DTCO:** DTCO(설계-공정 공동 최적화)를 통해 CMOS 영역의 주요 회로와 레이아웃 설계 규칙(LDR)에 100건 이상의 심층 최적화를 적용하여 더 작고 성능이 높은 CMOS 트랜지스터를 구현해 더 높은 대역폭과 더 낮은 전력 요구를 지원한다.
**패키징:** LPDDR6의 후공정 제조에는 1295볼 FBGA PoP 패키지가 사용된다. LPDDR5의 496볼 FBGA 대응 제품보다 솔더 볼 면적이 50% 더 커서 패키지 자체가 더 높은 제조 복잡성을 수반한다. 몰딩 공정에는 High-K EMC를 사용하여 전체 칩을 캡슐화하여 다이 열 저항을 약 40% 줄인다. 이는 LPDDR6의 고부하 작동 중 방열 효율을 크게 향상시켜 메모리 다이의 안정적인 성능을 충분히 보장한다.
고속, 저전력 메모리에 대한 수요는 계속 증가하고 있다. 최신 세대 저전력 제품으로서 LPDDR6는 스마트폰, PC, 스마트 웨어러블, 스마트 차량, 엣지 서버, 로봇 등 광범위한 미래 응용 분야를 지원할 것이다.
LPDDR6의 성공적인 출시는 CXMT의 고급 메모리 R&D 여정에서 중요한 이정표다. 이 제품은 현재 상업적 채택 확대를 위해 규모를 키우고 있다. CXMT는 성능, 설계, 공정 업그레이드를 통해 LPDDR6 포트폴리오를 계속 확장하고 업계 파트너와 협력하여 더 많은 시나리오에서 LPDDR6 배치를 확대할 것이다.
브리프용 요약 초안
CXMT가 LPDDR6를 양산하여 샤오미 18 폴드에 최초 탑재하며 모바일 DRAM 시장에 진입했다. 16GB 용량과 12800Mbps 속도를 제공하고 내부 테스트 기준 LPDDR5X 대비 60% 대역폭 향상과 20% 전력 절감을 주장한다. 서버나 AI 메모리로의 직접 영향은 확인되지 않았으며, 모바일 LPDDR 경쟁 구도 변화 가능성에 주목할 필요가 있다.
원문 텍스트
원문 열기 ↗CXMT's LPDDR6 has entered mass production debuting in Xiaomi's new flagship phone, the Xiaomi 18 Fold.This marks the world's first commercial deployment of LDDR6 in flagship smartphones. The product offers a capacity of 16 GB and supports a maximum data rate of 12800 Mbps, with a rate of 10667 Mbps when operating with the SoC. It delivers sufficient data bandwidth to meet the high-performance computing needs of flagship smartphones and edge devices.
CXMT's mass-produced LPDDR6 packaged chip has a total capacity of 16GB. Based on 16Gb single dies, it is compliant with the JEDEC LPDDR6 standard and packaged in a 1295-ball FBGA form factor. It reaches a maximum data rate of 12800Mbps, delivering 60% * higher bandwidth than the 10667Mbps LPDDR5X, while cutting power consumption by 20%* compared to its predecessor to extend battery life for mobile devices.
*Performance data is from internal testing. The bandwidth uplift is based on peak bandwidth comparison.
The development and mass production of CXMT's LPDDR6 encompass multiple key innovations:
**Design:** CXMT's LPDDR6 adopts a dual-channel architecture with 24-bit native I/O in normal mode. Its high-speed interface supports independent per-pin calibration of pre-emphasis and DFE (Decision Feedback Equalization) parameters, working with an intelligent training mechanism to ensure signal accuracy and operational stability under high-speed data transmission.
For power consumption reduction, LPDDR6 features a dual-rail DVFS design that delivers hardware-level voltage separation capability. It also introduces a dynamic efficiency mode to enable intelligent strategy scheduling. These capabilities allow LPDDR6 to maintain an optimal power efficiency ratio across varying workloads, providing flexible memory support for mobile devices that require both high computing power and long battery life.
In terms of RAS, in addition to the original Link ECC and On Die ECC features, LPDDR6 adds new functions including Per Row Activation Counting (PRAC) to defend against row hamnmer attacks, and Memory Built-In Self-Test (MBIST), leveraging multiple mechanisms to ensure data integrity and system stability.
**DTCO:** Through DTCO (Design-Process Co-Optimization), over 100 deep optimizations were applied to key circuits and layout design rules (LDR) in the CMOS region, enabling smaller, higher-performing CMOS transistors that support higher bandwidth and lower power requirements.
**Packaging:** A 1295-ball FBGA PoP package is utilized for LPDDR6's back-end manufacturing. With a solder ball area 50% larger than LPDDR5's 496-ball FBGA counterpart, the package inherently brings higher manufacturing complexity. For the molding process, High-K EMC is employed to encapsulate the entire chip, reducing die thermal resistance by roughly 40%. This greatly boosts heat dissipation efficiency during LPDDR6's high-load operation, fully ensuring stable performance of the memory die.
Demand for high-speed, low-power memory continues to grow. As the latest generation of low power product, LPDDR6 will support a broad range of future applications, spanning smartphones, PCs, smart wearables, smart vehicles, edge servers and robotics.
The successful rollout of LPDDR6 marks a key milestone in CXMT's high-end memory R&D journey. The product is now scaling for increasing commercial adoption. CXMT will continue to expand its LPDDR6 portfolio with performance, design and process upgrades, and work with industry partners to drive broader LPDDR6 deployment across more scenarios.
CXMT's mass-produced LPDDR6 packaged chip has a total capacity of 16GB. Based on 16Gb single dies, it is compliant with the JEDEC LPDDR6 standard and packaged in a 1295-ball FBGA form factor. It reaches a maximum data rate of 12800Mbps, delivering 60% * higher bandwidth than the 10667Mbps LPDDR5X, while cutting power consumption by 20%* compared to its predecessor to extend battery life for mobile devices.
*Performance data is from internal testing. The bandwidth uplift is based on peak bandwidth comparison.
The development and mass production of CXMT's LPDDR6 encompass multiple key innovations:
**Design:** CXMT's LPDDR6 adopts a dual-channel architecture with 24-bit native I/O in normal mode. Its high-speed interface supports independent per-pin calibration of pre-emphasis and DFE (Decision Feedback Equalization) parameters, working with an intelligent training mechanism to ensure signal accuracy and operational stability under high-speed data transmission.
For power consumption reduction, LPDDR6 features a dual-rail DVFS design that delivers hardware-level voltage separation capability. It also introduces a dynamic efficiency mode to enable intelligent strategy scheduling. These capabilities allow LPDDR6 to maintain an optimal power efficiency ratio across varying workloads, providing flexible memory support for mobile devices that require both high computing power and long battery life.
In terms of RAS, in addition to the original Link ECC and On Die ECC features, LPDDR6 adds new functions including Per Row Activation Counting (PRAC) to defend against row hamnmer attacks, and Memory Built-In Self-Test (MBIST), leveraging multiple mechanisms to ensure data integrity and system stability.
**DTCO:** Through DTCO (Design-Process Co-Optimization), over 100 deep optimizations were applied to key circuits and layout design rules (LDR) in the CMOS region, enabling smaller, higher-performing CMOS transistors that support higher bandwidth and lower power requirements.
**Packaging:** A 1295-ball FBGA PoP package is utilized for LPDDR6's back-end manufacturing. With a solder ball area 50% larger than LPDDR5's 496-ball FBGA counterpart, the package inherently brings higher manufacturing complexity. For the molding process, High-K EMC is employed to encapsulate the entire chip, reducing die thermal resistance by roughly 40%. This greatly boosts heat dissipation efficiency during LPDDR6's high-load operation, fully ensuring stable performance of the memory die.
Demand for high-speed, low-power memory continues to grow. As the latest generation of low power product, LPDDR6 will support a broad range of future applications, spanning smartphones, PCs, smart wearables, smart vehicles, edge servers and robotics.
The successful rollout of LPDDR6 marks a key milestone in CXMT's high-end memory R&D journey. The product is now scaling for increasing commercial adoption. CXMT will continue to expand its LPDDR6 portfolio with performance, design and process upgrades, and work with industry partners to drive broader LPDDR6 deployment across more scenarios.