MEMORY INDUSTRY INTELLIGENCE
AI Infra Summit 2026에서 CXL로 AI 인프라 확장 - Compute Express Link
한국어 번역·요약·분석
원문 제목: Scaling AI Infrastructure with CXL at AI Infra Summit 2026 - Compute Express Link
핵심 요약
CXL 컨소시엄은 2026년 9월 15~17일 캘리포니아 산타클라라에서 열리는 AI Infra Summit 2026에서 메모리 확장·공유·시스템 아키텍처를 위한 CXL 기술을 조명한다. 부스 213의 CXL 파빌리온에서 Liqid, Primemas, VIAVI가 각각 소프트웨어 정의 메모리 풀링, PMA16 CXL Type-3 AIC 기반 JBOM 메모리 확장 시스템, VIAVI CXL RC Exerciser와 Montage CXL 리타이머·컨트롤러 간 CXL 3.2 링크 데모를 선보인다. 데모 시어터에서는 삼성전자 Siamak Tavallaei가 사회를 맡는 'Boost your AI performance with CXL' 패널과 CXL 컨소시엄 의장 Debendra Das Sharma가 사회를 맡는 'Scaling the AI Memory Wall' 패널이 열린다. Liqid는 최대 160TB DDR5 풀링, Primemas는 최대 4TB 또는 8TB 확장, VIAVI는 PCIe Gen6 리타이머를 통한 CXL 3.2 링크 검증을 계획으로 제시한다. 이는 CXL 생태계가 사양에서 실제 솔루션으로 진전하는 것을 보여주는 행사 계획이며, 실제 양산·채택·주문량은 원문에서 확인되지 않는다.
메모리 산업 영향 분석
이 원문은 CXL 컨소시엄이 AI Infra Summit 2026에서 CXL 기반 메모리 확장·공유 데모와 패널을 계획한다는 행사 안내다. 메모리 산업 관점에서 직접적인 함의는 CXL이 서버 DDR5 RDIMM을 CPU 소켓·로컬 DIMM 슬롯 한계 밖으로 확장하는 연결 계층으로 부상하고 있다는 점이며, Liqid의 최대 160TB DDR5 풀링, Primemas의 16개 DDR5 RDIMM 슬롯 기반 최대 4TB/8TB 확장, VIAVI·Montage의 CXL 3.2 링크 검증이 그 예시다. 이는 서버 DDR 수요의 총량을 늘릴 수 있는 사용량 효과와, 메모리가 서버에 고정된다는 기존 전제를 바꾸는 계층 이동 가능성을 시사하지만, 원문은 데모·계획 수준이며 실제 양산, 고객 채택, 주문량, 가격은 확인되지 않는다. 삼성전자는 CXL 이사회 이사 Siamak Tavallaei가 패널 사회를 맡는 것으로 언급되나, 이는 CXL 컨소시엄 활동이며 삼성전자 DS의 제품 양산·공급 계약을 뜻하지 않는다. Meta는 패널리스트 Hasan Maruf가 참여하는 것으로 언급되나, Meta의 CXL 채택·구매를 확인하는 근거는 없다. HBM·LPDDR·GDDR·NAND·eSSD에 대한 직접 영향은 원문에서 확인되지 않으며, CXL 메모리의 실제 DRAM 규격·사용처와 HBF 개발·인증 상태는 미확인이다. 확인할 지표로는 CXL Type-3 AIC·리타이머·컨트롤러의 양산 시점, 서버 DDR5 RDIMM 수요와 CXL 확장 메모리 채택률, CXL 3.2 링크 지연·대역폭 실측치, 관련 기업의 공식 제품 출하·고객 납품 여부가 있다.
한국어 번역 읽기
수집된 원문 v1의 전체 본문 기준 · 5512자
AI 인프라는 더 큰 모델, 증가하는 데이터셋, 점점 더 메모리 집약적인 워크로드를 지원하도록 계속 진화하고 있다. 이러한 요구가 커지면서 메모리 용량, 대역폭, 활용률, 확장성은 차세대 AI 시스템의 핵심 고려 사항이 되고 있다.
2026년 9월 15~17일 캘리포니아 산타클라라에서 열리는 AI Infra Summit 2026에서 CXL 컨소시엄은 CXL 기술이 메모리 확장, 공유, 시스템 아키텍처에 대한 새로운 접근을 가능하게 함으로써 업계가 이러한 과제를 해결하도록 어떻게 도울 수 있는지 조명할 예정이다.
**CXL 파빌리온 방문 – 부스 213**
부스 213의 CXL 파빌리온에 들러 컨소시엄 회원사 Liqid, Primemas, VIAVI의 CXL 솔루션과 데모를 살펴보라.
데모에서는 성장하는 CXL 생태계의 다양한 측면과 CXL이 AI 및 기타 데이터 집약적 워크로드의 메모리·인프라 과제를 어떻게 해결할 수 있는지 보여줄 것이다.
**Liqid | 소프트웨어 정의 메모리 및 GPU 풀링 인프라**
컴퓨트, 스토리지, 네트워킹은 모두 풀링 가능한 자원이 되었다. 메모리는 그렇지 않았다. 메모리는 CPU 소켓과 함께 서버에 고정되어 구매 시 용량이 정해지고 서버 수명 동안 그대로 남아 있었다. Liqid는 AI 및 HPC를 위한 공유 메모리 시스템 아키텍처를 제공하며, 최대 160TB의 DDR5를 주소 지정 가능한 풀로 제공하여 랙 내 하나 이상의 호스트가 재부팅이나 케이블 재연결 없이 요청, 공유, 해제할 수 있다. 이는 KV 캐시 오프로드, 장문맥 추론, 검색용 벡터·그래프 인덱스, AI 지원 시뮬레이션의 중간 데이터에 이상적이며, 이들은 모두 HBM 용량이나 소켓당 DIMM 슬롯보다 빠르게 증가한다.
행사 중 Liqid는 완전히 분리된 소프트웨어 정의 메모리 풀링 솔루션을 선보일 것이다. Liqid 랙 규모 구성에서 최대 160TB의 DRAM을 단일 호스트에 전용하거나 최대 16개 서버 노드에 동적으로 할당·공유할 수 있다. 테라바이트 단위 메모리의 실시간 할당은 유휴 용량을 없애고 필요할 때 대규모 성능 확장을 가능하게 한다. 자세한 내용은 [www.liqid.com](http://www.liqid.com/)을 방문하라.
**Primemas | JBOM 메모리 확장 시스템의 PMA16 CXL AIC: AI 인프라를 위한 랙 규모 메모리**
AI 추론, RAG, 벡터 파이프라인 워크로드는 점점 컴퓨트 바운드가 아니라 메모리 바운드가 되고 있다. PMA16의 CXL Type-3 확장, 엔터프라이즈 RAS(Chipkill, E2E 보호), 보안 기능(링크 수준 암호화, 증명)은 AI 서버 랙에서 CPU/GPU 수와 무관하게 메모리를 확장하는 프로덕션 준비된 방식을 보여준다. PMA16은 16개의 DDR5 RDIMM 슬롯을 갖춘 PCIe Gen5, CXL Type-3 AIC로, Falcon-1 컨트롤러를 통해 64GB/s의 듀얼 CXL 3.2 링크로 최대 4TB(256GB RDIMM) 또는 8TB(512GB RDIMM)를 제공한다. 이 데모는 PMA16 카드가 로컬 DRAM 한계를 넘어 메모리를 풀링하는 JBOM급 랙 규모 메모리 시스템의 구성 요소로 사용되는 것을 보여준다. 자세한 내용은 [https://www.primemas.com/](https://www.primemas.com/)을 방문하라.
**VIAVI | AI 인프라에 전력 공급: VIAVI CXL RC Exerciser와 Montage CXL 리타이머·컨트롤러 간 CXL 3.2 링크**
VIAVI는 VIAVI exerciser/루트 컴플렉스가 Montage Technology PCIe Gen6 리타이머를 통해 Montage Technology CXL 3.2 컨트롤러 엔드포인트에 연결되는 라이브 데모를 선보일 것이다. 이 구성은 저지연 리타이머 성능과 CXL 3.2 클록 모드 지연을 강조하고, VIAVI 도구가 전체 링크를 검증할 수 있는 방법을 보여줄 것이다. CXL은 AI 인프라를 위한 더 유연하고 확장 가능한 메모리 아키텍처를 가능하게 한다. 이 VIAVI + Montage Technology 라이브 데모는 PCIe Gen6 리타이머를 통한 CXL 3.2 링크를 보여주며, 저지연 성능과 전체 링크를 테스트·검증하는 방법을 강조한다.
이러한 데모를 통해 참석자들은 CXL 생태계가 하드웨어, 소프트웨어, 인프라, 테스트·검증 전반에서 사양에서 실제 솔루션으로 어떻게 진전하고 있는지 볼 기회를 얻을 것이다. 자세한 내용은 [https://www.viavisolutions.com/en-us/products/pcie-60](https://www.viavisolutions.com/en-us/products/pcie-60)을 방문하라.
**데모 시어터에서 CXL 전문가의 이야기를 들어보라**
CXL 파빌리온의 데모 외에도 참석자들은 CXL 컨소시엄 회원으로부터 CXL이 AI 인프라의 증가하는 메모리 요구를 어떻게 해결하는지 직접 들을 수 있다.
* **제목:** CXL로 AI 성능 향상
* **날짜 및 시간:** 9월 16일 수요일 | 오후 12:45 – 1:30 PT
* **장소:** 엑스포 시어터 1
* **사회자:** Siamak Tavallaei (CXL 이사회 이사 / 삼성)
* **패널리스트:** Sandeep Dattaprasad (Astera Labs), Hasan Maruf (Meta), Joseph Baco (Primemas)
**AI 메모리 벽 탐구**
CXL 컨소시엄 이사회 의장 Dr. Debendra Das Sharma는 9월 16일 수요일 오후 4:10–4:50 PT에 "AI 메모리 벽 확장 – 모델 아키텍처가 하드웨어를 만나는 곳" 패널도 사회할 것이다.
이 토론에 참석하여 메모리 기술, 아키텍처, 시스템 설계의 발전과 이것이 AI 워크로드의 성능, 효율성, 확장성을 어떻게 개선할 수 있는지 탐구하라. 주제는 HBM 로드맵부터 메모리 관리의 새로운 접근, 차세대 AI 인프라를 지원하는 데 필요한 기술까지 다양하다.
AI Infra Summit에서 CXL 컨소시엄과 함께하여 CXL 기술이 실제로 작동하는 모습을 보고, 업계 전문가의 이야기를 듣고, 개방형 산업 표준이 확장 가능하고 효율적인 AI 인프라를 어떻게 가능하게 할 수 있는지 배우라. 참석자는 코드 CXLCONSORTIUM15를 사용하여 전체 액세스 티켓을 15% 할인받을 수 있다. 행사 등록은 [여기](https://www.ai-infra-summit.com/2026-registration)에서 하라.
산타클라라에서 만나기를 바란다!
2026년 9월 15~17일 캘리포니아 산타클라라에서 열리는 AI Infra Summit 2026에서 CXL 컨소시엄은 CXL 기술이 메모리 확장, 공유, 시스템 아키텍처에 대한 새로운 접근을 가능하게 함으로써 업계가 이러한 과제를 해결하도록 어떻게 도울 수 있는지 조명할 예정이다.
**CXL 파빌리온 방문 – 부스 213**
부스 213의 CXL 파빌리온에 들러 컨소시엄 회원사 Liqid, Primemas, VIAVI의 CXL 솔루션과 데모를 살펴보라.
데모에서는 성장하는 CXL 생태계의 다양한 측면과 CXL이 AI 및 기타 데이터 집약적 워크로드의 메모리·인프라 과제를 어떻게 해결할 수 있는지 보여줄 것이다.
**Liqid | 소프트웨어 정의 메모리 및 GPU 풀링 인프라**
컴퓨트, 스토리지, 네트워킹은 모두 풀링 가능한 자원이 되었다. 메모리는 그렇지 않았다. 메모리는 CPU 소켓과 함께 서버에 고정되어 구매 시 용량이 정해지고 서버 수명 동안 그대로 남아 있었다. Liqid는 AI 및 HPC를 위한 공유 메모리 시스템 아키텍처를 제공하며, 최대 160TB의 DDR5를 주소 지정 가능한 풀로 제공하여 랙 내 하나 이상의 호스트가 재부팅이나 케이블 재연결 없이 요청, 공유, 해제할 수 있다. 이는 KV 캐시 오프로드, 장문맥 추론, 검색용 벡터·그래프 인덱스, AI 지원 시뮬레이션의 중간 데이터에 이상적이며, 이들은 모두 HBM 용량이나 소켓당 DIMM 슬롯보다 빠르게 증가한다.
행사 중 Liqid는 완전히 분리된 소프트웨어 정의 메모리 풀링 솔루션을 선보일 것이다. Liqid 랙 규모 구성에서 최대 160TB의 DRAM을 단일 호스트에 전용하거나 최대 16개 서버 노드에 동적으로 할당·공유할 수 있다. 테라바이트 단위 메모리의 실시간 할당은 유휴 용량을 없애고 필요할 때 대규모 성능 확장을 가능하게 한다. 자세한 내용은 [www.liqid.com](http://www.liqid.com/)을 방문하라.
**Primemas | JBOM 메모리 확장 시스템의 PMA16 CXL AIC: AI 인프라를 위한 랙 규모 메모리**
AI 추론, RAG, 벡터 파이프라인 워크로드는 점점 컴퓨트 바운드가 아니라 메모리 바운드가 되고 있다. PMA16의 CXL Type-3 확장, 엔터프라이즈 RAS(Chipkill, E2E 보호), 보안 기능(링크 수준 암호화, 증명)은 AI 서버 랙에서 CPU/GPU 수와 무관하게 메모리를 확장하는 프로덕션 준비된 방식을 보여준다. PMA16은 16개의 DDR5 RDIMM 슬롯을 갖춘 PCIe Gen5, CXL Type-3 AIC로, Falcon-1 컨트롤러를 통해 64GB/s의 듀얼 CXL 3.2 링크로 최대 4TB(256GB RDIMM) 또는 8TB(512GB RDIMM)를 제공한다. 이 데모는 PMA16 카드가 로컬 DRAM 한계를 넘어 메모리를 풀링하는 JBOM급 랙 규모 메모리 시스템의 구성 요소로 사용되는 것을 보여준다. 자세한 내용은 [https://www.primemas.com/](https://www.primemas.com/)을 방문하라.
**VIAVI | AI 인프라에 전력 공급: VIAVI CXL RC Exerciser와 Montage CXL 리타이머·컨트롤러 간 CXL 3.2 링크**
VIAVI는 VIAVI exerciser/루트 컴플렉스가 Montage Technology PCIe Gen6 리타이머를 통해 Montage Technology CXL 3.2 컨트롤러 엔드포인트에 연결되는 라이브 데모를 선보일 것이다. 이 구성은 저지연 리타이머 성능과 CXL 3.2 클록 모드 지연을 강조하고, VIAVI 도구가 전체 링크를 검증할 수 있는 방법을 보여줄 것이다. CXL은 AI 인프라를 위한 더 유연하고 확장 가능한 메모리 아키텍처를 가능하게 한다. 이 VIAVI + Montage Technology 라이브 데모는 PCIe Gen6 리타이머를 통한 CXL 3.2 링크를 보여주며, 저지연 성능과 전체 링크를 테스트·검증하는 방법을 강조한다.
이러한 데모를 통해 참석자들은 CXL 생태계가 하드웨어, 소프트웨어, 인프라, 테스트·검증 전반에서 사양에서 실제 솔루션으로 어떻게 진전하고 있는지 볼 기회를 얻을 것이다. 자세한 내용은 [https://www.viavisolutions.com/en-us/products/pcie-60](https://www.viavisolutions.com/en-us/products/pcie-60)을 방문하라.
**데모 시어터에서 CXL 전문가의 이야기를 들어보라**
CXL 파빌리온의 데모 외에도 참석자들은 CXL 컨소시엄 회원으로부터 CXL이 AI 인프라의 증가하는 메모리 요구를 어떻게 해결하는지 직접 들을 수 있다.
* **제목:** CXL로 AI 성능 향상
* **날짜 및 시간:** 9월 16일 수요일 | 오후 12:45 – 1:30 PT
* **장소:** 엑스포 시어터 1
* **사회자:** Siamak Tavallaei (CXL 이사회 이사 / 삼성)
* **패널리스트:** Sandeep Dattaprasad (Astera Labs), Hasan Maruf (Meta), Joseph Baco (Primemas)
**AI 메모리 벽 탐구**
CXL 컨소시엄 이사회 의장 Dr. Debendra Das Sharma는 9월 16일 수요일 오후 4:10–4:50 PT에 "AI 메모리 벽 확장 – 모델 아키텍처가 하드웨어를 만나는 곳" 패널도 사회할 것이다.
이 토론에 참석하여 메모리 기술, 아키텍처, 시스템 설계의 발전과 이것이 AI 워크로드의 성능, 효율성, 확장성을 어떻게 개선할 수 있는지 탐구하라. 주제는 HBM 로드맵부터 메모리 관리의 새로운 접근, 차세대 AI 인프라를 지원하는 데 필요한 기술까지 다양하다.
AI Infra Summit에서 CXL 컨소시엄과 함께하여 CXL 기술이 실제로 작동하는 모습을 보고, 업계 전문가의 이야기를 듣고, 개방형 산업 표준이 확장 가능하고 효율적인 AI 인프라를 어떻게 가능하게 할 수 있는지 배우라. 참석자는 코드 CXLCONSORTIUM15를 사용하여 전체 액세스 티켓을 15% 할인받을 수 있다. 행사 등록은 [여기](https://www.ai-infra-summit.com/2026-registration)에서 하라.
산타클라라에서 만나기를 바란다!
브리프용 요약 초안
CXL 컨소시엄이 AI Infra Summit 2026에서 Liqid, Primemas, VIAVI와 함께 CXL 기반 메모리 풀링·확장 데모를 계획했다. Liqid는 최대 160TB DDR5 풀링, Primemas는 16개 DDR5 RDIMM 슬롯으로 최대 4TB/8TB 확장을 제시하며, 이는 서버 DDR 수요의 사용량 효과 가능성을 보여주지만 실제 양산·채택은 미확인이다. 삼성전자와 Meta는 각각 패널 사회·패널리스트로 언급될 뿐 제품 공급·채택 근거는 아니다.
원문 텍스트
원문 열기 ↗AI infrastructure continues to evolve to support larger models, growing datasets and increasingly memory-intensive workloads. As these demands grow, memory capacity, bandwidth, utilization and scalability are becoming critical considerations for the next generation of AI systems.
At AI Infra Summit 2026, taking place September 15–17, 2026, in Santa Clara, California, the CXL Consortium will highlight how CXL technology can help the industry address these challenges by enabling new approaches to memory expansion, sharing and system architecture.
**Visit the CXL Pavilion – Booth 213**
Stop by the CXL Pavilion at Booth 213 to explore CXL solutions and demonstrations from Consortium members Liqid, Primemas and VIAVI.
The demonstrations will showcase different aspects of the growing CXL ecosystem and how CXL can help address memory and infrastructure challenges for AI and other data-intensive workloads.
**Liqid | Software-Defined Memory and GPU Pooling Infrastructure**
Compute, storage, and networking all became poolable resources. Memory did not. It stayed locked in the server with the CPU socket, sized at purchase, and stranded there for the life of the server. Liqid delivers a shared-memory system architecture for AI and HPC with up to 160TB of DDR5 as an addressable pool that one or more hosts in the rack can claim, share, or release without rebooting or recabling. It is ideal for KV Cache offload, long-context inference, vector and graph indexes for retrieval, and intermediate data in AI-assisted simulation, all of which grow faster than HBM capacity or per-socket DIMM slots.
During the event, Liqid will show a fully disaggregated, software-defined memory pooling solution. In a Liqid rack-scale configuration, up to 160TB of DRAM can be dedicated to a single host or dynamically allocated and shared across up to 16 server nodes. Real-time allocation of terabytes of memory enables zero stranded capacity and massive performance scaling when needed. Learn more by visiting [www.liqid.com](http://www.liqid.com/).
**Primemas | PMA16 CXL AIC in a JBOM Memory Expansion System: Rack-Scale Memory for AI Infrastructure**
AI inference, RAG, and vector-pipeline workloads are increasingly memory-bound rather than compute-bound. PMA16’s CXL Type-3 expansion, enterprise RAS (Chipkill, E2E protection), and security features (link-level encryption, attestation) show a production-ready way to scale memory independently of CPU/GPU count in AI server racks. The PMA16 is a PCIe Gen5, CXL Type-3 AIC with 16 DDR5 RDIMM slots, delivering up to 4TB (256GB RDIMMs) or 8TB (512GB RDIMMs) via the Falcon-1 controller over dual CXL 3.2 links at 64GB/s. This demo shows PMA16 cards serving as the building block for a JBOM-class, rack-scale memory system that pools memory beyond local DRAM limits. Visit [https://www.primemas.com/](https://www.primemas.com/) to learn more.
**VIAVI | Powering AI Infrastructure: CXL 3.2 link between VIAVI CXL RC Exerciser and Montage CXL Retimer and Controller**
VIAVI will showcase a live demo using a VIAVI exerciser/root complex connected through a Montage Technology PCIe Gen6 retimer to a Montage Technology CXL 3.2 controller endpoint. The setup will highlight low-latency retimer performance and CXL 3.2 clock-mode latency, while showing how VIAVI tools can validate the complete link. CXL enables more flexible and scalable memory architecture for AI infrastructure. This live VIAVI + Montage Technology demo shows a CXL 3.2 link through a PCIe Gen6 retimer, highlighting low-latency performance and how to test and validate the complete link.
Together, these demonstrations will provide attendees an opportunity to see how the CXL ecosystem is advancing from specification to real-world solutions across hardware, software, infrastructure, and test and validation. Learn more by visiting [https://www.viavisolutions.com/en-us/products/pcie-60](https://www.viavisolutions.com/en-us/products/pcie-60).
**Hear From CXL Experts at the Demo Theater**
In addition to demonstrations at the CXL Pavilion, attendees can hear directly from CXL Consortium members on how CXL is addressing the growing memory requirements of AI infrastructure.
* **Title:** Boost your AI performance with CXL
* **Date and time:** Wednesday, September 16 | 12:45 – 1:30 pm PT
* **Location:** Expo Theater 1
* **Moderator:**Siamak Tavallaei (CXL Board Director / Samsung)
* **Panelists:** Sandeep Dattaprasad (Astera Labs), Hasan Maruf (Meta), Joseph Baco (Primemas)
**Exploring the AI Memory Wall**
Dr. Debendra Das Sharma, CXL Consortium Board Chair, will also moderate the “Scaling the AI Memory Wall – Where Model Architecture Meets Hardware” panel on Wednesday, September 16, from 4:10–4:50 pm PT.
Attend the discussion to explore developments in memory technology, architecture, and system design and how they can improve the performance, efficiency, and scalability of AI workloads. Topics will range from HBM roadmaps to emerging approaches to memory management and the technologies needed to support the next generation of AI infrastructure.
Join the CXL Consortium at the AI Infra Summit to see CXL technology in action, hear from industry experts, and learn how an open industry standard can help enable scalable, efficient AI infrastructure. Attendees can use code CXLCONSORTIUM15 to receive 15% off a full-access ticket. Register to attend the event [HERE](https://www.ai-infra-summit.com/2026-registration).
We hope to see you in Santa Clara!
At AI Infra Summit 2026, taking place September 15–17, 2026, in Santa Clara, California, the CXL Consortium will highlight how CXL technology can help the industry address these challenges by enabling new approaches to memory expansion, sharing and system architecture.
**Visit the CXL Pavilion – Booth 213**
Stop by the CXL Pavilion at Booth 213 to explore CXL solutions and demonstrations from Consortium members Liqid, Primemas and VIAVI.
The demonstrations will showcase different aspects of the growing CXL ecosystem and how CXL can help address memory and infrastructure challenges for AI and other data-intensive workloads.
**Liqid | Software-Defined Memory and GPU Pooling Infrastructure**
Compute, storage, and networking all became poolable resources. Memory did not. It stayed locked in the server with the CPU socket, sized at purchase, and stranded there for the life of the server. Liqid delivers a shared-memory system architecture for AI and HPC with up to 160TB of DDR5 as an addressable pool that one or more hosts in the rack can claim, share, or release without rebooting or recabling. It is ideal for KV Cache offload, long-context inference, vector and graph indexes for retrieval, and intermediate data in AI-assisted simulation, all of which grow faster than HBM capacity or per-socket DIMM slots.
During the event, Liqid will show a fully disaggregated, software-defined memory pooling solution. In a Liqid rack-scale configuration, up to 160TB of DRAM can be dedicated to a single host or dynamically allocated and shared across up to 16 server nodes. Real-time allocation of terabytes of memory enables zero stranded capacity and massive performance scaling when needed. Learn more by visiting [www.liqid.com](http://www.liqid.com/).
**Primemas | PMA16 CXL AIC in a JBOM Memory Expansion System: Rack-Scale Memory for AI Infrastructure**
AI inference, RAG, and vector-pipeline workloads are increasingly memory-bound rather than compute-bound. PMA16’s CXL Type-3 expansion, enterprise RAS (Chipkill, E2E protection), and security features (link-level encryption, attestation) show a production-ready way to scale memory independently of CPU/GPU count in AI server racks. The PMA16 is a PCIe Gen5, CXL Type-3 AIC with 16 DDR5 RDIMM slots, delivering up to 4TB (256GB RDIMMs) or 8TB (512GB RDIMMs) via the Falcon-1 controller over dual CXL 3.2 links at 64GB/s. This demo shows PMA16 cards serving as the building block for a JBOM-class, rack-scale memory system that pools memory beyond local DRAM limits. Visit [https://www.primemas.com/](https://www.primemas.com/) to learn more.
**VIAVI | Powering AI Infrastructure: CXL 3.2 link between VIAVI CXL RC Exerciser and Montage CXL Retimer and Controller**
VIAVI will showcase a live demo using a VIAVI exerciser/root complex connected through a Montage Technology PCIe Gen6 retimer to a Montage Technology CXL 3.2 controller endpoint. The setup will highlight low-latency retimer performance and CXL 3.2 clock-mode latency, while showing how VIAVI tools can validate the complete link. CXL enables more flexible and scalable memory architecture for AI infrastructure. This live VIAVI + Montage Technology demo shows a CXL 3.2 link through a PCIe Gen6 retimer, highlighting low-latency performance and how to test and validate the complete link.
Together, these demonstrations will provide attendees an opportunity to see how the CXL ecosystem is advancing from specification to real-world solutions across hardware, software, infrastructure, and test and validation. Learn more by visiting [https://www.viavisolutions.com/en-us/products/pcie-60](https://www.viavisolutions.com/en-us/products/pcie-60).
**Hear From CXL Experts at the Demo Theater**
In addition to demonstrations at the CXL Pavilion, attendees can hear directly from CXL Consortium members on how CXL is addressing the growing memory requirements of AI infrastructure.
* **Title:** Boost your AI performance with CXL
* **Date and time:** Wednesday, September 16 | 12:45 – 1:30 pm PT
* **Location:** Expo Theater 1
* **Moderator:**Siamak Tavallaei (CXL Board Director / Samsung)
* **Panelists:** Sandeep Dattaprasad (Astera Labs), Hasan Maruf (Meta), Joseph Baco (Primemas)
**Exploring the AI Memory Wall**
Dr. Debendra Das Sharma, CXL Consortium Board Chair, will also moderate the “Scaling the AI Memory Wall – Where Model Architecture Meets Hardware” panel on Wednesday, September 16, from 4:10–4:50 pm PT.
Attend the discussion to explore developments in memory technology, architecture, and system design and how they can improve the performance, efficiency, and scalability of AI workloads. Topics will range from HBM roadmaps to emerging approaches to memory management and the technologies needed to support the next generation of AI infrastructure.
Join the CXL Consortium at the AI Infra Summit to see CXL technology in action, hear from industry experts, and learn how an open industry standard can help enable scalable, efficient AI infrastructure. Attendees can use code CXLCONSORTIUM15 to receive 15% off a full-access ticket. Register to attend the event [HERE](https://www.ai-infra-summit.com/2026-registration).
We hope to see you in Santa Clara!