MEMORY INDUSTRY INTELLIGENCE
JEDEC, 새로운 메모리 인터페이스 로직과 확장된 MRDIMM 로드맵으로 DDR5 MRDIMM 생태계 진전
한국어 번역·요약·분석
원문 제목: JEDEC® Advances DDR5 MRDIMM Ecosystem with New Memory Interface Logic and Expanded MRDIMM Roadmap
핵심 요약
JEDEC이 DDR5 멀티플렉스드 랭크 데이터 버퍼(MDB) 표준 JESD82-552를 발행했고, MRCD 표준 JESD82-542는 곧 발행될 예정이라고 발표했다. MRDIMM Gen2 모듈 표준은 완성을 앞두고 있으며, 12,800 MT/s를 목표로 하는 Gen2 raw card 설계와 Gen3 모듈 표준 개발이 진행 중이다. 이는 AI·클라우드·엔터프라이즈 워크로드의 대역폭 요구에 대응하기 위한 표준화 작업이다. JEDEC은 표준이 개발 중 및 이후 변경될 수 있다고 명시했다.
메모리 산업 영향 분석
JEDEC의 DDR5 MRDIMM 표준화 진전은 서버 DDR 모듈의 대역폭 확장을 목표로 한다. MDB 및 MRCD 표준 발행·예정은 MRDIMM Gen2 모듈의 신호 무결성과 타이밍 제어를 강화해 12,800 MT/s raw card 설계를 가능하게 하는 계획이다. 이는 서버 DDR 제품군의 성능 향상으로 이어질 수 있으나, 실제 양산·채택·고객 주문은 원문에서 확인되지 않는다. 메모리 산업 영향으로는 서버 DDR 모듈의 세대 전환과 고속화가 DRAM 수요를 자극할 수 있으나, 계층 이동이나 사용량 효과는 미확인이다. 반대 근거로는 표준 발행이 실제 제품 출하로 이어지지 않을 수 있으며, JEDEC 표준이 변경될 수 있다는 점이 명시되어 있다. 확인할 지표로는 MRDIMM Gen2 모듈 양산 시점, 채택 고객, 12,800 MT/s 제품의 실제 출하 여부가 있다. research_topics의 질문에 대해 이 원문은 표준 발표와 개발 계획을 확인하지만 실제 제품 양산·채택 사례는 다루지 않아 미확인으로 남긴다.
한국어 번역 읽기
수집된 원문 v1의 전체 본문 기준 · 3637자
**미국 버지니아주 알링턴 – 2026년 4월 30일** – [JEDEC Solid State Technology Association](https://www.jedec.org/)은 마이크로일렉트로닉스 산업의 표준 개발을 주도하는 글로벌 리더로서, 오늘 논리 및 DRAM 모듈을 담당하는 JC-40 및 JC-45 위원회의 이정표를 발표했다: 새로운 DDR5 멀티플렉스드 랭크 데이터 버퍼(MDB) 표준 발행, 멀티플렉스드 랭크 레지스터링 클록 드라이버(MRCD) 표준을 향한 진전, 그리고 더 높은 대역폭의 DDR5 MRDIMM 설계를 가능하게 하기 위한 DDR5 멀티플렉스드 랭크 DIMM(MRDIMM) Gen2 로드맵에 대한 지속적인 작업이다.
* **발행됨:** JESD82-552 (DDR5MDB02) 멀티플렉스드 랭크 데이터 버퍼
* **곧 발행 예정:** JESD82-542 (DDR5MRCD02) 멀티플렉스드 랭크 레지스터링 클록 드라이버
* **진행 중:** MRDIMM Gen2 모듈 표준 완성을 앞두고 있음
* **개발 중:** **12,800 MT/s**를 목표로 하는 Gen2 DDR5 MRDIMM raw card 설계 및 MRDIMM Gen3 모듈 표준 개발, 기반 메모리 인터페이스 로직은 최종 확정 단계
**발행됨:** JEDEC은 **JESD82-552: DDR5MDB02 멀티플렉스드 랭크 데이터 버퍼**를 발행했으며, 현재 [JEDEC 웹사이트](https://www.jedec.org/standards-documents/docs/jesd82-552)에서 다운로드할 수 있다. 이 표준은 멀티플렉스드 랭크 DIMM 아키텍처를 위한 차세대 데이터 버퍼 기능을 정의하며, 모듈 대역폭이 확장됨에 따라 견고한 동작을 지원한다.
**곧 발행 예정:****JESD82-542: DDR5 멀티플렉스드 랭크 레지스터링 클록 드라이버(DDR5MRCD02)**가 가까운 시일 내에 발행될 것으로 예상된다. 이 예정된 표준은 DDR5 MRDIMM 모듈 설계에서 신호 무결성과 타이밍 제어를 더욱 강화하여 JESD82-552를 보완할 것이다.
**진행 중:** JC-45 위원회는 **MRDIMM Gen2 표준** 완성을 앞두고 있으며, 차세대 컴퓨팅 플랫폼의 증가하는 대역폭 및 시스템 수준 효율성 요구를 충족하기 위해 고성능 메모리 모듈 설계를 발전시키고 있다.
**개발 중:** 위원회는 또한 **12,800 MT/s**를 목표로 하는 2세대 **DDR5 MRDIMM Gen2 raw card 설계**를 개발 중이며, 이는 데이터 집약적 애플리케이션을 위한 더 높은 데이터 전송률과 확장 가능한 메모리 솔루션을 가능하게 하려는 JEDEC의 의지를 강조한다. JC-45는 또한 MRDIMM Gen3 표준 개발을 내다보고 있다.
더 많은 통찰력을 얻으려면, JEDEC이 이번 5월 산호세에서 개최하는 **모바일/클라이언트/엣지** 및 **서버/클라우드 컴퓨팅/AI 포럼**에 참여하여 새로운 메모리 표준 및 시스템 설계에 대한 심층 세션을 확인하라. 의제를 보고 [JEDEC 웹사이트](https://www.jedec.org/may-26-forums)에서 등록하라.
“JC-45에서의 이러한 협력 노력은 AI, 클라우드 컴퓨팅 및 엔터프라이즈 워크로드의 증가하는 요구를 충족하는 상호 운용 가능한 고성능 메모리 표준을 중심으로 업계를 정렬하는 JEDEC의 지속적인 역할을 반영한다”고 JC-45 위원회 및 JEDEC 이사회 의장인 Mian Quddus가 말했다.
_JEDEC 표준은 개발 과정 중 및 이후에 변경될 수 있으며, 여기에는 JEDEC 이사회의 승인 거부가 포함된다._
**JEDEC 소개**
JEDEC은 마이크로일렉트로닉스 산업을 위한 표준 개발의 글로벌 리더이다. 380개 이상의 회원사를 대표하는 수천 명의 자원봉사자들이 100개 이상의 JEDEC 위원회 및 태스크 그룹에서 협력하여 제조업체와 소비자 모두를 위해 산업의 모든 부문의 요구를 충족한다. JEDEC 위원회가 생성한 출판물 및 표준은 전 세계적으로 인정받고 있다. 모든 JEDEC 표준은 JEDEC 웹사이트에서 다운로드할 수 있다. 더 많은 정보를 원하면 [https://www.jedec.org](https://www.jedec.org/)를 방문하라.
**연락처**
Emily Desjardins
703-907-7560
[emilyd@jedec.org](mailto:emilyd@jedec.org)
###
* **발행됨:** JESD82-552 (DDR5MDB02) 멀티플렉스드 랭크 데이터 버퍼
* **곧 발행 예정:** JESD82-542 (DDR5MRCD02) 멀티플렉스드 랭크 레지스터링 클록 드라이버
* **진행 중:** MRDIMM Gen2 모듈 표준 완성을 앞두고 있음
* **개발 중:** **12,800 MT/s**를 목표로 하는 Gen2 DDR5 MRDIMM raw card 설계 및 MRDIMM Gen3 모듈 표준 개발, 기반 메모리 인터페이스 로직은 최종 확정 단계
**발행됨:** JEDEC은 **JESD82-552: DDR5MDB02 멀티플렉스드 랭크 데이터 버퍼**를 발행했으며, 현재 [JEDEC 웹사이트](https://www.jedec.org/standards-documents/docs/jesd82-552)에서 다운로드할 수 있다. 이 표준은 멀티플렉스드 랭크 DIMM 아키텍처를 위한 차세대 데이터 버퍼 기능을 정의하며, 모듈 대역폭이 확장됨에 따라 견고한 동작을 지원한다.
**곧 발행 예정:****JESD82-542: DDR5 멀티플렉스드 랭크 레지스터링 클록 드라이버(DDR5MRCD02)**가 가까운 시일 내에 발행될 것으로 예상된다. 이 예정된 표준은 DDR5 MRDIMM 모듈 설계에서 신호 무결성과 타이밍 제어를 더욱 강화하여 JESD82-552를 보완할 것이다.
**진행 중:** JC-45 위원회는 **MRDIMM Gen2 표준** 완성을 앞두고 있으며, 차세대 컴퓨팅 플랫폼의 증가하는 대역폭 및 시스템 수준 효율성 요구를 충족하기 위해 고성능 메모리 모듈 설계를 발전시키고 있다.
**개발 중:** 위원회는 또한 **12,800 MT/s**를 목표로 하는 2세대 **DDR5 MRDIMM Gen2 raw card 설계**를 개발 중이며, 이는 데이터 집약적 애플리케이션을 위한 더 높은 데이터 전송률과 확장 가능한 메모리 솔루션을 가능하게 하려는 JEDEC의 의지를 강조한다. JC-45는 또한 MRDIMM Gen3 표준 개발을 내다보고 있다.
더 많은 통찰력을 얻으려면, JEDEC이 이번 5월 산호세에서 개최하는 **모바일/클라이언트/엣지** 및 **서버/클라우드 컴퓨팅/AI 포럼**에 참여하여 새로운 메모리 표준 및 시스템 설계에 대한 심층 세션을 확인하라. 의제를 보고 [JEDEC 웹사이트](https://www.jedec.org/may-26-forums)에서 등록하라.
“JC-45에서의 이러한 협력 노력은 AI, 클라우드 컴퓨팅 및 엔터프라이즈 워크로드의 증가하는 요구를 충족하는 상호 운용 가능한 고성능 메모리 표준을 중심으로 업계를 정렬하는 JEDEC의 지속적인 역할을 반영한다”고 JC-45 위원회 및 JEDEC 이사회 의장인 Mian Quddus가 말했다.
_JEDEC 표준은 개발 과정 중 및 이후에 변경될 수 있으며, 여기에는 JEDEC 이사회의 승인 거부가 포함된다._
**JEDEC 소개**
JEDEC은 마이크로일렉트로닉스 산업을 위한 표준 개발의 글로벌 리더이다. 380개 이상의 회원사를 대표하는 수천 명의 자원봉사자들이 100개 이상의 JEDEC 위원회 및 태스크 그룹에서 협력하여 제조업체와 소비자 모두를 위해 산업의 모든 부문의 요구를 충족한다. JEDEC 위원회가 생성한 출판물 및 표준은 전 세계적으로 인정받고 있다. 모든 JEDEC 표준은 JEDEC 웹사이트에서 다운로드할 수 있다. 더 많은 정보를 원하면 [https://www.jedec.org](https://www.jedec.org/)를 방문하라.
**연락처**
Emily Desjardins
703-907-7560
[emilyd@jedec.org](mailto:emilyd@jedec.org)
###
브리프용 요약 초안
JEDEC이 DDR5 MRDIMM용 MDB 표준을 발행하고 MRCD 표준을 예고하며 Gen2 모듈 표준 완성을 앞두고 있다. 12,800 MT/s 목표의 Gen2 raw card 설계와 Gen3 표준 개발도 진행 중이다. 실제 제품 양산·채택은 아직 확인되지 않았다.
원문 텍스트
원문 열기 ↗**ARLINGTON, Va., USA – APRIL 30, 2026** – [JEDEC Solid State Technology Association](https://www.jedec.org/), the global leader in standards development for the microelectronics industry, today announced milestones from its JC-40 and JC-45 Committees for Logic and DRAM Modules: the publication of a new DDR5 multiplexed rank data buffer (MDB) standard; progress toward a multiplexed rank registering clock driver (MRCD) standard; and continued work on the DDR5 multiplexed rank DIMM (MRDIMM) Gen2 roadmap to enable higher-bandwidth DDR5 MRDIMM designs.
* **Published:** JESD82-552 (DDR5MDB02) Multiplexed Rank Data Buffer
* **Expected soon:** JESD82-542 (DDR5MRCD02) Multiplexed Rank Registering Clock Driver
* **In progress:** MRDIMM Gen2 module standard nearing completion
* **In development:** Gen2 DDR5 MRDIMM raw card designs targeting **12,800 MT/s**and MRDIMM Gen3 module standard development, with the underlying memory interface logic nearing finalization
**Published:** JEDEC has published **JESD82-552: DDR5MDB02 Multiplexed Rank Data Buffer**, now available for download from the [JEDEC website](https://www.jedec.org/standards-documents/docs/jesd82-552). The standard defines next-generation data buffer functionality for multiplexed rank DIMM architectures, supporting robust operation as module bandwidth scales.
**Expected soon:****JESD82-542: DDR5 Multiplexed Rank Registering Clock Driver (DDR5MRCD02)** is expected to be published in the near future. This forthcoming standard is intended to further strengthen signal integrity and timing control in DDR5 MRDIMM module designs, complementing JESD82-552.
**In progress:** The JC-45 Committee is nearing completion of its **MRDIMM Gen2 standard**, advancing high-performance memory module design to meet increasing bandwidth and system-level efficiency requirements for next-generation computing platforms.
**In development:** The committee is also developing second-generation **DDR5 MRDIMM Gen2 raw card designs** targeting **12,800 MT/s**, underscoring JEDEC’s commitment to enabling higher data rates and scalable memory solutions for data-intensive applications. JC-45 is also looking ahead to the development of the MRDIMM Gen3 standard.
For more insights, join JEDEC in San Jose this May for its **Mobile/Client/Edge** and **Server/Cloud Computing/AI Forums**, featuring in-depth sessions on emerging memory standards and system designs. View agendas and register on the [JEDEC website](https://www.jedec.org/may-26-forums).
“These coordinated efforts in JC-45 reflect JEDEC’s ongoing role in aligning the industry around interoperable, high-performance memory standards that meet the growing demands of AI, cloud computing, and enterprise workloads,” said Mian Quddus, Chairman of the JC-45 Committee and the JEDEC Board of Directors.
_JEDEC standards are subject to change during and after the development process, including disapproval by the JEDEC Board of Directors._
**About JEDEC**
JEDEC is the global leader in the development of standards for the microelectronics industry. Thousands of volunteers representing over 380 member companies work together in more than 100 JEDEC committees and task groups to meet the needs of every segment of the industry, for manufacturers and consumers alike. The publications and standards generated by JEDEC committees are accepted throughout the world. All JEDEC standards are available for download from the JEDEC website. For more information, visit [https://www.jedec.org](https://www.jedec.org/).
**Contact**
Emily Desjardins
703-907-7560
[emilyd@jedec.org](mailto:emilyd@jedec.org)
###
* **Published:** JESD82-552 (DDR5MDB02) Multiplexed Rank Data Buffer
* **Expected soon:** JESD82-542 (DDR5MRCD02) Multiplexed Rank Registering Clock Driver
* **In progress:** MRDIMM Gen2 module standard nearing completion
* **In development:** Gen2 DDR5 MRDIMM raw card designs targeting **12,800 MT/s**and MRDIMM Gen3 module standard development, with the underlying memory interface logic nearing finalization
**Published:** JEDEC has published **JESD82-552: DDR5MDB02 Multiplexed Rank Data Buffer**, now available for download from the [JEDEC website](https://www.jedec.org/standards-documents/docs/jesd82-552). The standard defines next-generation data buffer functionality for multiplexed rank DIMM architectures, supporting robust operation as module bandwidth scales.
**Expected soon:****JESD82-542: DDR5 Multiplexed Rank Registering Clock Driver (DDR5MRCD02)** is expected to be published in the near future. This forthcoming standard is intended to further strengthen signal integrity and timing control in DDR5 MRDIMM module designs, complementing JESD82-552.
**In progress:** The JC-45 Committee is nearing completion of its **MRDIMM Gen2 standard**, advancing high-performance memory module design to meet increasing bandwidth and system-level efficiency requirements for next-generation computing platforms.
**In development:** The committee is also developing second-generation **DDR5 MRDIMM Gen2 raw card designs** targeting **12,800 MT/s**, underscoring JEDEC’s commitment to enabling higher data rates and scalable memory solutions for data-intensive applications. JC-45 is also looking ahead to the development of the MRDIMM Gen3 standard.
For more insights, join JEDEC in San Jose this May for its **Mobile/Client/Edge** and **Server/Cloud Computing/AI Forums**, featuring in-depth sessions on emerging memory standards and system designs. View agendas and register on the [JEDEC website](https://www.jedec.org/may-26-forums).
“These coordinated efforts in JC-45 reflect JEDEC’s ongoing role in aligning the industry around interoperable, high-performance memory standards that meet the growing demands of AI, cloud computing, and enterprise workloads,” said Mian Quddus, Chairman of the JC-45 Committee and the JEDEC Board of Directors.
_JEDEC standards are subject to change during and after the development process, including disapproval by the JEDEC Board of Directors._
**About JEDEC**
JEDEC is the global leader in the development of standards for the microelectronics industry. Thousands of volunteers representing over 380 member companies work together in more than 100 JEDEC committees and task groups to meet the needs of every segment of the industry, for manufacturers and consumers alike. The publications and standards generated by JEDEC committees are accepted throughout the world. All JEDEC standards are available for download from the JEDEC website. For more information, visit [https://www.jedec.org](https://www.jedec.org/).
**Contact**
Emily Desjardins
703-907-7560
[emilyd@jedec.org](mailto:emilyd@jedec.org)
###