MEMORY INDUSTRY INTELLIGENCE
인텔의 미국 첨단 패키징, 차세대 AI 반도체를 가능하게 하다
한국어 번역·요약·분석
원문 제목: Intel's U.S. Advanced Packaging Enables Next-Generation AI...
핵심 요약
인텔은 뉴멕시코주 리오 란초 Fab 9에서 첨단 패키징 기술을 확장하며, 패키지 크기를 현재 업계 표준의 8배, 2028년까지 12배 이상으로 키우고 있다고 밝혔다. Foveros 적층과 EMIB 인터커넥트를 통해 여러 칩렛을 하나의 패키지로 통합하며, 2026년 최신 개발로 EMIB-T가 브리지에 전력 채널을 추가해 HBM 등 최신 고대역폭 메모리 기술에 필요한 전력 효율과 신호 라우팅을 개선한다고 설명했다. 리오 란초 사이트는 1980년 25명에서 현재 2,700명 직원과 500개 공급업체로 성장했다. 이 문서는 인텔 파운드리의 첨단 패키징 역량과 고객 확보 전략을 다루며, 메모리 산업에 대한 직접적 수치나 계획은 명시하지 않는다.
메모리 산업 영향 분석
이 문서는 인텔 파운드리의 첨단 패키징 역량(Foveros, EMIB, EMIB-T)과 리오 란초 Fab 9 확장을 다룬다. 메모리 산업과의 직접 연결은 EMIB-T가 "최신 고대역폭 메모리(HBM) 기술에 필요한 전력 효율과 신호 라우팅을 개선한다"는 한 문장에 한정되며, HBM 채택량·비트 수요·고객·가격에 대한 구체적 수치나 계획은 원문에 없다. 따라서 HBM 수요 증가로의 해석은 분석가 가설이며, 원문에서 확인된 사실은 EMIB-T가 HBM 지원을 겨냥한 패키징 기술이라는 점과 패키지 크기가 2028년까지 12배 이상으로 확장된다는 계획뿐이다. 서버 DRAM·서버 LPDDR/SOCAMM·NAND·eSSD 등 다른 메모리 제품과의 직접 연결 근거는 원문에 없다. 확인할 지표로는 인텔 첨단 패키징 고객사 목록, EMIB-T 채택 제품의 HBM 탑재량, 패키지 크기 확장이 실제 HBM 스택 수요로 이어지는지 여부가 있다.
한국어 번역 읽기
수집된 원문 v1의 전체 본문 기준 · 5242자
[](https://newsroom.intel.com/content/www/us/en/homepage.html)
1. My Tools
3. Recent
## 인텔의 미국 첨단 패키징, 차세대 AI 반도체를 가능하게 하다
2026년 7월 29일
AI가 전례 없는 "두뇌 능력"을 요구함에 따라 반도체 산업은 단일 대형 칩에 의존하던 시대를 지나고 있다. 첨단 패키징은 여러 특화 칩을 서로 연결하는 필수 기술이다. 이를 통해 이들은 미래의 대규모 워크로드를 더 빠르게 처리하는 하나의 강력한 단위로 기능할 수 있다.
인텔은 수년간 미국과 전 세계에서 첨단 칩 패키징을 해왔다. 이는 오늘날 기술 제품을 위한 멀티칩 패키지를 만드는 가장 중요한 부분 중 하나다.
인텔의 뉴멕시코주 리오 란초 시설 내에서 첨단 패키징 기술은 "레티클 한계"를 확장하고 있다. 오늘날 업계 표준의 8배로 패키지를 확장하고, 2028년까지 12배 이상으로 키운다.
우리는 하나의 큰 칩 시대를 지나 칩들의 시스템으로 이동했다. 거의 "실리콘 모자이크"처럼, 특화된 타일들이 하나의 거대한 패키지 안에서 상호 연결된다.
"1980년대에 이 사이트는 6인치 웨이퍼 제조의 선두주자였습니다. 이제 40년이 넘은 지금, 상황이 뒤집혀 이 사이트는 미국 내 첨단 패키징의 선두주자가 되었습니다."라고 뉴멕시코주 Fab 9 첨단 패키징 시설의 매니저인 케이티 프라우티가 설명한다.
AI의 막대한 수요를 충족하기 위해 인텔은 물리적으로 가능한 것의 경계를 밀어붙이고 있다. 인텔 파운드리는 Foveros 적층으로 위로, EMIB 인터커넥트로 옆으로 확장하고 있다.
"일부 고객들은 첨단 패키징을 위해 우리를 먼저 찾아옵니다."라고 프라우티는 말한다. "우리가 그 고객들에게 성공적으로 공급하면, 그들은 인텔을 파운드리로서 계속 신뢰하고 성장할 것입니다."
1980년 뉴멕시코주 리오 란초에서 25명의 직원으로 시작한 것이 이제 자랑스럽게 2,700명의 직원과 500개의 공급업체로 성장하여 중요한 미국 첨단 패키징 기술을 시장에 선보이고 있다.
인텔 뉴멕시코 Fab 9에서 진행되는 첨단 패키징 공정 중 하나는 더 작은 특화 칩 타일, 즉 칩렛을 하나의 고성능 시스템으로 연결하는 데 초점을 맞춘다. Foveros라는 기술은 인텔 파운드리가 이 칩렛들을 실리콘 인터포저 위에 연결할 수 있게 한다. 그 인터포저는 피자 크러스트라고 생각하면 가장 쉽다.
"팹 내부에서 칩 부착 도구는 인텔의 Foveros 첨단 패키징 공정의 첫 단계입니다."라고 뉴멕시코 Fab 9의 수석 엔지니어 크리스 사이버트가 말한다. "음식 비유를 사용하자면, 이것은 '피자 크러스트', 즉 실리콘 웨이퍼를 가져오고, 원하는 '피자 토핑' 또는 특화 칩렛을 이 기계의 다른 쪽으로 공급하여 그 '크러스트' 위에 부착하는 도구입니다."
그런 다음 그 시스템을 함께 구워내는 말 그대로 오븐 역할을 하는 다른 도구로 이동한다. 그것이 나오면 FOUP(전면 개방 통합 포드)의 오버헤드 로봇 트랙 시스템이 웨이퍼를 다른 기계로 가져가는데, 여기서 에폭시가 칩렛 아래와 주변을 채워 모든 것이 함께 압착되도록 한다.
마지막으로 웨이퍼는 정밀도를 위해 수냉식 블레이드를 사용하는 또 다른 도구에서 개별 패키지로 절단된다. "그 공정의 큰 장점은 서로 다른 설계나 서로 다른 기술 노드의 여러 칩을 하나의 웨이퍼 위에 모두 모을 수 있다는 것입니다."라고 사이버트는 말한다.
Foveros 기술을 사용하면 개별 칩렛이 하나의 강력한 단위로 기능하여 대규모 워크로드를 처리하면서 더 빠르게 실행된다. Foveros는 전력 소모가 큰 회로를 더 전력 효율적인 공정 노드에 배치함으로써 노트북 배터리가 더 오래 지속되도록 돕는다. 노트북은 더 얇아질 수 있고, 엣지 컴퓨팅 장치는 성능을 희생하지 않고 더 작은 공간에 들어갈 수 있다. Foveros는 또한 공장 현장에서 책상에 이르기까지 더 작은 설치 면적에 더 많은 기능을 담을 수 있게 한다.
반도체의 첨단 패키징 공정의 일부에는 EMIB(Embedded Multi-die Interconnect Bridge)라는 기술이 포함되는데, 여기서 특화 칩들은 기판에 내장된 작은 실리콘 브리지를 통해 패키지 위에서 서로 연결된다. 이 접근 방식은 서로 다른 칩들이 하나의 단위로 작동하게 하여 AI에 필요한 막대한 전력을 제공하면서 효율성을 개선하고 제조 비용을 절감한다.
다른 파운드리들은 칩 사이의 연결층으로 값비싼 실리콘 인터포저를 사용할 수 있지만, 인텔 파운드리는 필요한 곳에만 작고 고속인 실리콘 브리지를 내장한다. 이는 비용을 크게 줄이고 이 칩렛들의 "실리콘 모자이크"를 AI 강자로 바꾸는 데이터 지름길이다.
예를 들어, 여러 칩이 나란히 있는 복잡한 데이터센터 제품이 있을 때, EMIB는 기판에 브리지를 만들어 큰 웨이퍼 기반 인터포저 없이도 서로 통신할 수 있게 한다.
2026년 최신 개발은 EMIB-T로, 이는 브리지를 통해 채널을 추가하여 칩 주변으로가 아니라 칩에 직접 전력을 공급함으로써 최신 고대역폭 메모리(HBM) 기술에 필요한 전력 효율과 신호 라우팅을 개선한다.
그것은 속도 이상이다. 그것은 자유다. 인텔 파운드리만이 업계에서 가장 큰 기판에 서로 다른 소스의 칩렛을 직접 혼합하고 매치할 수 있다. 그 유연성이 바로 우리가 데이터센터를 운영하는 차세대 AI 엔진을 지원할 수 있는 방법이다.
1. My Tools
3. Recent
## 인텔의 미국 첨단 패키징, 차세대 AI 반도체를 가능하게 하다
2026년 7월 29일
AI가 전례 없는 "두뇌 능력"을 요구함에 따라 반도체 산업은 단일 대형 칩에 의존하던 시대를 지나고 있다. 첨단 패키징은 여러 특화 칩을 서로 연결하는 필수 기술이다. 이를 통해 이들은 미래의 대규모 워크로드를 더 빠르게 처리하는 하나의 강력한 단위로 기능할 수 있다.
인텔은 수년간 미국과 전 세계에서 첨단 칩 패키징을 해왔다. 이는 오늘날 기술 제품을 위한 멀티칩 패키지를 만드는 가장 중요한 부분 중 하나다.
인텔의 뉴멕시코주 리오 란초 시설 내에서 첨단 패키징 기술은 "레티클 한계"를 확장하고 있다. 오늘날 업계 표준의 8배로 패키지를 확장하고, 2028년까지 12배 이상으로 키운다.
우리는 하나의 큰 칩 시대를 지나 칩들의 시스템으로 이동했다. 거의 "실리콘 모자이크"처럼, 특화된 타일들이 하나의 거대한 패키지 안에서 상호 연결된다.
"1980년대에 이 사이트는 6인치 웨이퍼 제조의 선두주자였습니다. 이제 40년이 넘은 지금, 상황이 뒤집혀 이 사이트는 미국 내 첨단 패키징의 선두주자가 되었습니다."라고 뉴멕시코주 Fab 9 첨단 패키징 시설의 매니저인 케이티 프라우티가 설명한다.
AI의 막대한 수요를 충족하기 위해 인텔은 물리적으로 가능한 것의 경계를 밀어붙이고 있다. 인텔 파운드리는 Foveros 적층으로 위로, EMIB 인터커넥트로 옆으로 확장하고 있다.
"일부 고객들은 첨단 패키징을 위해 우리를 먼저 찾아옵니다."라고 프라우티는 말한다. "우리가 그 고객들에게 성공적으로 공급하면, 그들은 인텔을 파운드리로서 계속 신뢰하고 성장할 것입니다."
1980년 뉴멕시코주 리오 란초에서 25명의 직원으로 시작한 것이 이제 자랑스럽게 2,700명의 직원과 500개의 공급업체로 성장하여 중요한 미국 첨단 패키징 기술을 시장에 선보이고 있다.
인텔 뉴멕시코 Fab 9에서 진행되는 첨단 패키징 공정 중 하나는 더 작은 특화 칩 타일, 즉 칩렛을 하나의 고성능 시스템으로 연결하는 데 초점을 맞춘다. Foveros라는 기술은 인텔 파운드리가 이 칩렛들을 실리콘 인터포저 위에 연결할 수 있게 한다. 그 인터포저는 피자 크러스트라고 생각하면 가장 쉽다.
"팹 내부에서 칩 부착 도구는 인텔의 Foveros 첨단 패키징 공정의 첫 단계입니다."라고 뉴멕시코 Fab 9의 수석 엔지니어 크리스 사이버트가 말한다. "음식 비유를 사용하자면, 이것은 '피자 크러스트', 즉 실리콘 웨이퍼를 가져오고, 원하는 '피자 토핑' 또는 특화 칩렛을 이 기계의 다른 쪽으로 공급하여 그 '크러스트' 위에 부착하는 도구입니다."
그런 다음 그 시스템을 함께 구워내는 말 그대로 오븐 역할을 하는 다른 도구로 이동한다. 그것이 나오면 FOUP(전면 개방 통합 포드)의 오버헤드 로봇 트랙 시스템이 웨이퍼를 다른 기계로 가져가는데, 여기서 에폭시가 칩렛 아래와 주변을 채워 모든 것이 함께 압착되도록 한다.
마지막으로 웨이퍼는 정밀도를 위해 수냉식 블레이드를 사용하는 또 다른 도구에서 개별 패키지로 절단된다. "그 공정의 큰 장점은 서로 다른 설계나 서로 다른 기술 노드의 여러 칩을 하나의 웨이퍼 위에 모두 모을 수 있다는 것입니다."라고 사이버트는 말한다.
Foveros 기술을 사용하면 개별 칩렛이 하나의 강력한 단위로 기능하여 대규모 워크로드를 처리하면서 더 빠르게 실행된다. Foveros는 전력 소모가 큰 회로를 더 전력 효율적인 공정 노드에 배치함으로써 노트북 배터리가 더 오래 지속되도록 돕는다. 노트북은 더 얇아질 수 있고, 엣지 컴퓨팅 장치는 성능을 희생하지 않고 더 작은 공간에 들어갈 수 있다. Foveros는 또한 공장 현장에서 책상에 이르기까지 더 작은 설치 면적에 더 많은 기능을 담을 수 있게 한다.
반도체의 첨단 패키징 공정의 일부에는 EMIB(Embedded Multi-die Interconnect Bridge)라는 기술이 포함되는데, 여기서 특화 칩들은 기판에 내장된 작은 실리콘 브리지를 통해 패키지 위에서 서로 연결된다. 이 접근 방식은 서로 다른 칩들이 하나의 단위로 작동하게 하여 AI에 필요한 막대한 전력을 제공하면서 효율성을 개선하고 제조 비용을 절감한다.
다른 파운드리들은 칩 사이의 연결층으로 값비싼 실리콘 인터포저를 사용할 수 있지만, 인텔 파운드리는 필요한 곳에만 작고 고속인 실리콘 브리지를 내장한다. 이는 비용을 크게 줄이고 이 칩렛들의 "실리콘 모자이크"를 AI 강자로 바꾸는 데이터 지름길이다.
예를 들어, 여러 칩이 나란히 있는 복잡한 데이터센터 제품이 있을 때, EMIB는 기판에 브리지를 만들어 큰 웨이퍼 기반 인터포저 없이도 서로 통신할 수 있게 한다.
2026년 최신 개발은 EMIB-T로, 이는 브리지를 통해 채널을 추가하여 칩 주변으로가 아니라 칩에 직접 전력을 공급함으로써 최신 고대역폭 메모리(HBM) 기술에 필요한 전력 효율과 신호 라우팅을 개선한다.
그것은 속도 이상이다. 그것은 자유다. 인텔 파운드리만이 업계에서 가장 큰 기판에 서로 다른 소스의 칩렛을 직접 혼합하고 매치할 수 있다. 그 유연성이 바로 우리가 데이터센터를 운영하는 차세대 AI 엔진을 지원할 수 있는 방법이다.
브리프용 요약 초안
인텔이 뉴멕시코 Fab 9에서 첨단 패키징을 확장하며 패키지 크기를 2028년까지 업계 표준의 12배 이상으로 키울 계획이다. 2026년 개발된 EMIB-T는 브리지에 전력 채널을 추가해 HBM 등 최신 고대역폭 메모리 지원을 겨냥한다. 다만 HBM 수요·고객·물량에 대한 구체 수치는 원문에 없어 메모리 산업 영향은 미확인이다.
원문 텍스트
원문 열기 ↗[](https://newsroom.intel.com/content/www/us/en/homepage.html)
1. My Tools
3. Recent
## Intel's U.S. Advanced Packaging Enables Next-Generation AI Semiconductors
July 29,2026
As AI demands unprecedented "brain power," the semiconductor industry is moving past the era of relying on single, massive chips. Advanced packaging is the essential craft of interconnecting multiple specialized chips together. This allows them to function as a single, powerful unit that runs faster handling the massive workloads of the future.
Intel’s been doing advanced chip packaging for years in the U.S. and across the globe. It’s one of the most crucial parts of creating multi-chip packages for today’s technology products.
Inside Intel's Rio Rancho, New Mexico facilities, advanced packaging technologies are expanding the "reticle limit"—scaling packages to 8x the industry standard today, and over 12x by 2028.
We’ve moved past the era of one big chip to a system of chips, almost like a “silicon mosaic”, where specialized tiles are interconnected in a single, massive package.
“Back in the 1980s this site was the leader in 6-inch wafer manufacturing. Now over 40 years later, things have flipped and this site is the leader in the United States for advanced packaging,” explains Katie Prouty, manager of Intel’s Fab 9 advanced packaging facility in New Mexico.
To meet the massive demands of AI, Intel is pushing the boundaries of what’s physically possible. Intel Foundry is building up with Foveros stacking, and across with EMIB interconnects.
“Some of the customers are coming to us first for advanced packaging,” Prouty says. “When we’re successful delivering to those customers, they’ll continue to grow their trust and faith in Intel as a foundry.”
What started in Rio Rancho, New Mexico as 25 employees in 1980, has now proudly grown to 2,700 employees and 500 suppliers bringing critical U.S. advanced packaging technology to market.
One of the advanced packaging processes happening at Intel New Mexico’s Fab 9 focuses on connecting smaller specialized chip tiles, or chiplets, into a single, high-performance system. A technology called Foveros allows Intel Foundry to connect these chiplets on a silicon interposer. It is easiest to think of that interposer like a pizza crust.
“Inside the fab, the chip attach tool is the first step in Intel’s Foveros advanced packaging process,” says Chris Seibert, Principal Engineer at New Mexico’s Fab 9. “If we use a food analogy, this is the tool that brings in a ‘pizza crust’, or silicon wafer, and whatever ‘pizza toppings’ or specialized chiplets you want, we feed into the other side of this machine, and it attaches them to the top of that ‘crust’.”
Then it travels to a different tool that acts as a literal oven to bake that system together. Once it comes out, the overhead robot track system of FOUPs (front-opening unified pods) bring the wafer to another machine where epoxy fills in under and around those chiplets to make sure everything is pressed together.
Finally, the wafers are diced into individual packages in another tool using water-cooled blades for precision. “The great part about that process is it lets us take a bunch of different chips from different designs or different technology nodes and put them all together onto one wafer,” Seibert says.
Using Foveros technology, individual chiplets function as a single, powerful unit that runs faster while handling massive workloads. Foveros helps laptop batteries last longer by placing power-hungry circuits on more power efficient process nodes. Laptops can become thinner, and edge computing devices can fit into smaller spaces without sacrificing performance. Foveros also allows for more features to be packed into a smaller footprint, from the factory floor to your desk.
Part of the advanced packaging process of semiconductors includes a technology called EMIB(Embedded Multi-die Interconnect Bridge), where specialized chips are linked together on a package with tiny silicon bridges embedded in the substrate. This approach allows different chips to work as a single unit, providing the massive power needed for AI while improving efficiency and reducing manufacturing costs.
While other foundries might use expensive silicon interposers as the connection layer between chips, Intel Foundry embeds tiny, high-speed silicon bridges only where they’re needed.It’s a data shortcut that slashes costs and turns this“silicon mosaic”of chiplets into an AI powerhouse.
For example,when you have complex data center products with multiple chips next to each other,EMIB creates a bridge in the substrate so they can talk to each other without a large wafer-based interposer.
In 2026 the latest development is EMIB-T, which adds channels through that bridge to deliver power directly to the chips, instead of around it, which improves power efficiency and signal routing required by the latest high-bandwidth memory (HBM) technologies.
It’s more than speed; it is freedom. Only Intel Foundry can mix and match chiplets from different sources directly onto the industry’s largest substrates. That flexibility is how we can support the next generation of AI engines that run data centers.
1. My Tools
3. Recent
## Intel's U.S. Advanced Packaging Enables Next-Generation AI Semiconductors
July 29,2026
As AI demands unprecedented "brain power," the semiconductor industry is moving past the era of relying on single, massive chips. Advanced packaging is the essential craft of interconnecting multiple specialized chips together. This allows them to function as a single, powerful unit that runs faster handling the massive workloads of the future.
Intel’s been doing advanced chip packaging for years in the U.S. and across the globe. It’s one of the most crucial parts of creating multi-chip packages for today’s technology products.
Inside Intel's Rio Rancho, New Mexico facilities, advanced packaging technologies are expanding the "reticle limit"—scaling packages to 8x the industry standard today, and over 12x by 2028.
We’ve moved past the era of one big chip to a system of chips, almost like a “silicon mosaic”, where specialized tiles are interconnected in a single, massive package.
“Back in the 1980s this site was the leader in 6-inch wafer manufacturing. Now over 40 years later, things have flipped and this site is the leader in the United States for advanced packaging,” explains Katie Prouty, manager of Intel’s Fab 9 advanced packaging facility in New Mexico.
To meet the massive demands of AI, Intel is pushing the boundaries of what’s physically possible. Intel Foundry is building up with Foveros stacking, and across with EMIB interconnects.
“Some of the customers are coming to us first for advanced packaging,” Prouty says. “When we’re successful delivering to those customers, they’ll continue to grow their trust and faith in Intel as a foundry.”
What started in Rio Rancho, New Mexico as 25 employees in 1980, has now proudly grown to 2,700 employees and 500 suppliers bringing critical U.S. advanced packaging technology to market.
One of the advanced packaging processes happening at Intel New Mexico’s Fab 9 focuses on connecting smaller specialized chip tiles, or chiplets, into a single, high-performance system. A technology called Foveros allows Intel Foundry to connect these chiplets on a silicon interposer. It is easiest to think of that interposer like a pizza crust.
“Inside the fab, the chip attach tool is the first step in Intel’s Foveros advanced packaging process,” says Chris Seibert, Principal Engineer at New Mexico’s Fab 9. “If we use a food analogy, this is the tool that brings in a ‘pizza crust’, or silicon wafer, and whatever ‘pizza toppings’ or specialized chiplets you want, we feed into the other side of this machine, and it attaches them to the top of that ‘crust’.”
Then it travels to a different tool that acts as a literal oven to bake that system together. Once it comes out, the overhead robot track system of FOUPs (front-opening unified pods) bring the wafer to another machine where epoxy fills in under and around those chiplets to make sure everything is pressed together.
Finally, the wafers are diced into individual packages in another tool using water-cooled blades for precision. “The great part about that process is it lets us take a bunch of different chips from different designs or different technology nodes and put them all together onto one wafer,” Seibert says.
Using Foveros technology, individual chiplets function as a single, powerful unit that runs faster while handling massive workloads. Foveros helps laptop batteries last longer by placing power-hungry circuits on more power efficient process nodes. Laptops can become thinner, and edge computing devices can fit into smaller spaces without sacrificing performance. Foveros also allows for more features to be packed into a smaller footprint, from the factory floor to your desk.
Part of the advanced packaging process of semiconductors includes a technology called EMIB(Embedded Multi-die Interconnect Bridge), where specialized chips are linked together on a package with tiny silicon bridges embedded in the substrate. This approach allows different chips to work as a single unit, providing the massive power needed for AI while improving efficiency and reducing manufacturing costs.
While other foundries might use expensive silicon interposers as the connection layer between chips, Intel Foundry embeds tiny, high-speed silicon bridges only where they’re needed.It’s a data shortcut that slashes costs and turns this“silicon mosaic”of chiplets into an AI powerhouse.
For example,when you have complex data center products with multiple chips next to each other,EMIB creates a bridge in the substrate so they can talk to each other without a large wafer-based interposer.
In 2026 the latest development is EMIB-T, which adds channels through that bridge to deliver power directly to the chips, instead of around it, which improves power efficiency and signal routing required by the latest high-bandwidth memory (HBM) technologies.
It’s more than speed; it is freedom. Only Intel Foundry can mix and match chiplets from different sources directly onto the industry’s largest substrates. That flexibility is how we can support the next generation of AI engines that run data centers.