MEMORY INDUSTRY INTELLIGENCE
주장
12370건 공개자료 기반 개인 관찰 기록
| 기록 | 상태·범위 | 수정일·발행일 | |
|---|---|---|---|
| 지위안은 이 IP가 비전 AI, 머신 비전, 스마트 이미징 등 고성능 렌즈·센서가 필요한 첨단 SoC 응용에 비용 효율적인 고속 연결 솔루션을 제공한다고 밝혔다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| D-PHY 수신기에 고속 디스큐 캘리브레이션 기술이 통합되었고, 두 프로토콜을 지원하는 BIST와 ALP가 내장됐다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 두 프로토콜 간 핀·디지털 로직·I/O 버퍼·PLL·캘리브레이션 회로를 공유해 IP 다이 면적을 30% 이상 줄이고 PCB 레이아웃을 단순화한다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 이 IP는 MIPI C-PHY v2.0(trio당 3.0 Gsps)과 D-PHY v2.5(채널당 4.5 Gbps)를 동시 지원한다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 지위안테크놀로지가 MIPI C/D Combo PHY IP 솔루션을 출시했으며, UMC 14nm FinFET 공정에서 실리콘 검증을 통과했다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 어플라이드는 EPIC 운영 모델이 칩 제조사에 신세대 재료·장비 기술 우선 접근과 학습 주기 단축, 양산 전환 가속을, 어플라이드에 향후 세대 기술 개발 과제 파악과 연구개발 투자 | 승인보도·미확인 | 2026.10.14 02:16 | |
| 인텔은 EPIC을 통해 어플라이드와 재료·공정 혁신에 나서 기술 개발 가속, 연구개발 효율 향상, 신기술 시장 도입 단축을 추진하려 한다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 인텔 CEO 천리우는 2030년 단일 패키지 내 트랜지스터 수가 1조 개를 돌파할 것이라고 전망했다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| EPIC 센터 창립 파트너는 TSMC·인텔·삼성전자·마이크론·SK하이닉스, 혁신 파트너는 브로드컴·어드밴테스트·SCREEN·키옥시아·베시반도체, 연구 파트너는 ASU·RPI·스탠퍼 | 승인보도·미확인 | 2026.10.14 02:16 | |
| EPIC 센터는 캘리포니아 서니베일 캠퍼스에 60만 제곱피트 규모, 약 4에이커 클린룸, 누적 600만 시간 이상 투입으로 건설됐다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 어플라이드 게리 디커슨 CEO는 AI 인프라 확장에 따른 고성능 컴퓨팅 수요가 칩 제조 기술 로드맵을 전례 없는 복잡도로 밀어붙이고 있다고 말했다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| TSMC는 2나노 이후 세대에서 어플라이드와의 협력으로 연구개발에서 고량산 제조로의 전환을 가속하고, 신아키텍처·저저항 배선·첨단 패키징을 포함한 고에너지 효율 AI 아키텍처를 추 | 승인보도·미확인 | 2026.10.14 02:16 | |
| TSMC 웨이저자 회장은 30년 전 최선단 양산 노드가 350나노였고 현재는 2나노이며, 협력을 통해 피처 크기를 175배 축소했다고 말했다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| EPIC 센터는 선도 칩 제조사·시스템 기업·장비 협력사·학술 연구자를 모아 어플라이드 과학자·엔지니어와 협업하게 한다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 어플라이드 머티어리얼즈가 미국 실리콘밸리에 50억 달러를 투자해 조성한 EPIC 센터가 정식 개막했고, TSMC·인텔·마이크론·삼성전자·SK하이닉스 등이 성명으로 지지했다. | 승인보도·미확인 | 2026.10.14 02:16 | |
| 브로드컴 소비자 AI 고객의 대부분이 플랫폼을 채택했다는 주장은 구체적 고객사·물량이 확인되지 않았다. | 승인보도·미확인 | 2026.10.14 01:17 | |
| 3.5D 통합이 향후 10년간 차세대 XPU를 위한 선택 기술이 될 것으로 예상된다. | 승인외부 전망 | 2026.10.14 01:17 | |
| 후지쯔가 차세대 2나노 Arm 기반 프로세서 FUJITSU-MONAKA에 3.5D 플랫폼을 적용한다. | 승인확인 사실 | 2026.10.14 01:17 | |
| 5개 이상의 3.5D 제품이 개발 중이며, 대부분의 소비자 AI 고객이 플랫폼을 채택했고 2026년 2월부터 양산 출하가 시작된다. | 승인회사 계획 | 2026.10.14 01:17 | |
| 첫 F2F 3.5D XPU는 4개의 컴퓨트 다이, 1개의 I/O 다이, 6개의 HBM 모듈을 통합하며 TSMC의 CoWoS 패키징을 사용한다. | 승인확인 사실 | 2026.10.14 01:17 | |
| F2F 적층은 F2B 대비 신호 밀도가 7배 증가하고 다이 간 인터페이스 전력이 10배 감소한다. | 승인확인 사실 | 2026.10.14 01:17 | |
| 브로드컴이 업계 최초의 F2F 3.5D XPU를 개발 및 출시했다. | 승인확인 사실 | 2026.10.14 01:17 | |
| 3.5D XDSiP는 6000mm² 이상의 실리콘과 최대 12개의 HBM 스택을 하나의 패키지에 통합할 수 있다. | 승인확인 사실 | 2026.10.14 01:17 | |
| 브로드컴이 3.5D XDSiP 플랫폼 기술을 발표했다. | 승인확인 사실 | 2026.10.14 01:17 | |
| 양측은 글로벌 시장에서 '원팀' 접근을 유지하며 차세대 AI 인프라의 핵심 축으로 자리매김하기로 했다. | 승인회사 계획 | 2026.10.14 01:16 |