자료·원문 라이브러리
Broadcom: OCP 2026의 AI 네트워킹·Open Rack 전시 예고
Broadcom Redefines AI Infrastructure with Industry-Leading Networking Innovations at 2026 OCP Global Summit | Broadcom Inc.
2026-10-08 Broadcom은 OCP Global Summit(10월 12~15일)에 Tomahawk 6·Ultra, Jericho 4, AI Ethernet NIC, PCIe, CPO·광연결과 ORV3 랙 솔루션을 전시할 계획을 발표했습니다. 2026-10-10 조사 시점에는 행사 전 예고입니다.
Broadcom: FY2026 3분기 AI 반도체 매출과 HBM 수요 해석
Broadcom Inc. Announces Third Quarter Fiscal Year 2026 Financial Results and Quarterly Dividend | Broadcom Inc.
2026-09-02 발표한 FY2026 3분기(8월 2일 종료) AI 반도체 매출은 167억 달러이며 회사는 맞춤형 AI 가속기와 네트워킹 수요가 강하다고 설명합니다. 4분기 AI 반도체 매출 217억 달러는 전망입니다. 실적·전망과 회계연도·달력 분기를 구분합니다.
Broadcom·OpenAI: Jalapeño 추론 칩 구현과 2026년 말 배치 계획
OpenAI and Broadcom Unveil LLM-Optimized Intelligence Processor | Broadcom Inc.
2026-06-24 OpenAI와 Broadcom은 LLM 추론용 Jalapeño를 발표했습니다. OpenAI가 가속기를 설계하고 Broadcom이 실리콘 구현·네트워킹·연결 기술을, Celestica가 보드·랙·시스템을 담당하는 다세대 플랫폼입니다. 초기 배치는 2026년 말까지를 목표로 합니다.
Broadcom·삼성: HBM 공급 협력과 2nm 파운드리 MOU
Samsung Electronics and Broadcom Expand Strategic Collaboration Across Memory and Foundry Technologies
삼성 공식 발표는 Broadcom과 메모리·파운드리 협력 확대 MOU를 체결했다고 밝힙니다. HBM을 포함한 메모리 공급 협력을 추진하며, 파운드리는 2nm 이하 공정과 첨단 패키징 협력을 설명합니다. 페이지 표시일 7월 24일, 본문 발표일 7월 25일, 메타데이터 8월 7일이 상충해 발행일은 미확인으로 보존합니다.
Broadcom·SK하이닉스: HBM의 칩 설계 초기 통합 협력
“Designing the Future of AI Chips — Together”… Chairman Chey Tae-won and CEO Hock Tan Declare ‘One Team’ | SK hynix Newsroom
SK하이닉스 공식 뉴스룸은 최태원 회장과 Hock Tan CEO의 2월 6일 현지 회동, 기존 데이터센터 HBM 협력, Broadcom 고객 프로젝트의 안정적 메모리 공급을 설명합니다. 차세대 HBM·AI 칩의 공동 최적화와 설계 초기 통합으로 협력 범위를 확대한다고 밝혔습니다. 발행일은 별도로 확인되지 않아 비워 둡니…
Broadcom: Fujitsu용 2nm 3.5D SoC 출하와 후속 XPU 계획
Broadcom Ships 3.5D Face-to-Face Compute SoC Powering AI Revolution
2026-02-26 Broadcom은 Fujitsu용 2nm 3.5D 맞춤형 컴퓨트 SoC의 출하 시작을 발표했습니다. Fujitsu는 FUJITSU-MONAKA 프로세서 계획과의 연계를 설명했습니다. 다른 고객의 XPU는 2026년 하반기 출하 계획으로 구분됩니다.
Broadcom: 3.5D XPU의 HBM 통합 설계와 메모리 선택 조건
Broadcom Delivers Industry’s First 3.5D F2F Technology for AI XPUs | Broadcom Inc.
Broadcom은 2024-12-05 F2F 3D 적층과 2.5D 패키징을 결합한 3.5D XDSiP를 발표했습니다. 플랫폼 최대 구성은 HBM 12스택, 선도 설계 예시는 연산 다이 4개·I/O 다이 1개·HBM 모듈 6개이며 TSMC 공정·CoWoS를 사용합니다. 최대 지원과 실제 설계 예시를 구분합니다.